[发明专利]程序化一多阶存储器的装置与方法

说明书

技术领域

本发明是关于非挥发闪存，更确切地说，关于程序化程序化一电荷捕捉快闪存储单元的装置与方法。

背景技术

传统的闪存储存电荷于浮动栅极中，例如，掺杂多晶硅。此储存的电荷改变了此存储单元的临界电压。在一“读取”操作中，一读取电压被施加于此存储单元的栅极，且对应指示此存储单元是否开启(如导通电流)以指示此存储单元的程序化状态。举例而言，一存储单元于“读取”操作中导通电流可以被分配为数字状态“1”，而于“读取”操作中不导通电流可以被分配为数字状态“0”。电荷可以自浮动栅极中加入或移除以程序化或擦除此存储单元(如改变存储单元的值自“1”到“0”)。

另一种型态的存储单元是使用电荷捕捉结构而不是如浮动栅极一般使用一导电栅极材料。当一电荷捕捉层被程序化，此电荷或许会被捕捉因此其并不会通过此非导电材料。此电荷因此被保留于此电荷捕捉层中直到存储单元被擦除，因此可以在没有持续施加电源的情况下保留此资料状态。这些电荷捕捉存储单元可以被操作为具有两侧的存储单元，换句话说，因电荷不会通过此非导电电荷捕捉层，电荷可以在不同电荷捕捉位置间被区域化。因此，一种被称为多阶存储单元(MLC)则可以被创造出来，其可以在不增加所需空间的情况下增加了储存于此存储装置中的资料量。

图1为一电荷捕捉存储单元10的范例。如图1中所示，此电荷捕捉存储单元10包含一栅极14和对称的源/漏极区域(如S/D区域16和18)其与一半导体通道20进行通讯。此半导体通道20及栅极14可以与一电荷捕捉层12分别由绝缘层(如氧化区域13和15)将其分隔。在此例示的组态中，此电荷捕捉层12的左储存端22可以被程序化至多阶储存端而电荷捕捉层12的右储存端24可以被程序化至多阶储存端。

此例示范例的左储存端22及右储存端24因此可以储存四个状态(例如状态00、01、10和11)以及储存两个位资料。因为电荷的堆积是多位程序化的一个重要特征，若是在电荷捕捉层12中具有精确地电荷位置，则较高的位及状态数目因此可以正确地达成。一个特定位通常可以由如施加电位至栅极14，源/漏极区域16和18(如16)的一作为源极而源/漏极区域16和18(如18)的另一作为漏极被程序化。电荷的堆积于此特定端点时会改变此左储存端22或右储存端24的临界电压。举例而言，欲读取01值时(也称为阶级1以方便说明)，此存储单元可以施加一介于阶级1分布最右点与阶级2分布最左点之间的一电位。此电压必须遵守的读取值区域或区间则称为“读取区间”。

当程序化右储存端时左储存端中的临界电压或许会增加。左储存端中的临界电压增加显示于图2中的虚线，且是一般称为“第二位效应”的一指示。为了正确地程序化多位存储单元，通常使用将漏极线(位线)电压的逐步递增(例如经由施加规律脉冲至位线)。在某些情况下，一程序化脉冲之后的读取操作用来验证此存储单元的程序化阶级。当靠近理想的临界电压时，此脉冲的电压增加幅度可以被降低。然而，如此仍可能造成相对宽的程序化分布。通常而言，较宽的程序化分布导致较窄的读取区间。此外，如同之前所讨论过的，施加一读取电位至此存储单元通常会因为第二位效应而同时影响两个位。

当存储单元被安排成一阵列，漏极线(位线)以及栅极线(字符线)和源极线会被连接。当想要程序化整个阵列时，会因为存储单元之间的电容耦合而使程序化分布影响到相邻存储单元，如此会改变储存于个别位的电荷阶级。现今存在许多机制试图想要减少第二位效应及程序化分布的影响。某些机制中施加不同的电压于源极线、位线和字符线。因此，期望需要提供一种对程序化多阶存储单元的改良机制。

发明内容

本发明是提供一种程序化多阶存储单元阵列的方法与装置。在一范例中，一合适的位线学习值被提供以使阶级1存储单元的初始临时程序化验证值是小于该阶级1存储单元的临时程序化验证值以进行阶级1存储单元的程序化。因此，此学习的位线值不太可能太低而导致较长的程序化时间。

在一例示实施例中，本发明提供一种程序化一存储装置的方法，该存储装置包含多个存储单元。本方法包含以一第一程序化阶段的一第一临时电压(PPV’1)验证目标为一第一阶级的一第一存储单元，在该第一程序化阶段中将目标为该第一阶级的该第一存储单元程序化，及使用该第一程序化阶段的一第一后验证电压(PV’1)对该第一存储单元进行验证，其中该第一后验证电压与该第一临时电压不相同。