[发明专利]三维层叠半导体集成电路及其控制方法

权利要求书

1.一种包括多个层叠芯片的三维层叠半导体集成电路，其中，

所述半导体集成电路被配置为响应于外部命令和地址来同时地选择所述多个芯片，并将所述多个芯片所包含的多个存储体中沿垂直方向对齐在同一条线上的存储体中的一个存储体激活。

2.如权利要求1所述的三维层叠半导体集成电路，其中，所述外部命令包括由1比特组成的芯片选择信号。

3.如权利要求1所述的三维层叠半导体集成电路，其中，所述地址包括行地址的高位比特的一部分和存储体地址。

4.如权利要求1所述的三维层叠半导体集成电路，其中，所述多个芯片通过贯穿硅通孔TSV相连接。

5.如权利要求1所述的三维层叠半导体集成电路，其中，所述半导体集成电路被配置为根据存储体地址选择沿垂直方向对齐在同一条线上的存储体，并根据行地址来激活选中的存储体中的一个存储体。

6.一种包含多个层叠芯片的三维层叠半导体集成电路，包括：

选择信号发生电路，所述选择信号发生电路设置在所述多个芯片的一个中并被配置为产生选择信号，所述选择信号用于选择性地激活设置在所述多个芯片中的多个存储体，

其中，所述选择信号发生电路被配置为响应于外部命令和地址来同时地选择所述多个芯片，并将所述多个存储体中沿垂直方向对齐在同一条线上的存储体中的一个存储体激活。

7.如权利要求6所述的三维层叠半导体集成电路，其中，所述外部命令包括由1比特组成的芯片选择信号。

8.如权利要求6所述的三维层叠半导体集成电路，其中，所述地址包括行地址的高位比特的一部分和存储体地址。

9.如权利要求6所述的三维层叠半导体集成电路，其中，所述多个芯片通过TSV相连接。

10.如权利要求6所述的三维层叠半导体集成电路，其中，所述选择信号发生电路被配置为响应于存储体地址而同时地选择所述多个芯片，并响应于用于选择沿水平方向对齐在同一条线上的存储体的片段地址而将所述多个存储体中沿垂直方向对齐在同一条线上的存储体中的一个存储体激活。

11.如权利要求10所述的三维层叠半导体集成电路，其中，所述片段地址是通过对行地址的高位比特的一部分进行译码而产生的。

12.如权利要求6所述的三维层叠半导体集成电路，其中，所述选择信号发生电路包括：

状态机，所述状态机被配置为对所述外部命令进行译码，并产生行有效信号和列有效信号；

行选择单元，所述行选择单元被配置为根据所述行有效信号、译码存储体地址和用于选择沿水平方向对齐在同一条线上的存储体的片段地址来产生行选择信号，所述行选择信号用于激活所述多个存储体的任一行；和

列选择单元，所述列选择单元被配置为根据所述行有效信号、所述列有效信号、所述译码存储体地址和所述片段地址来产生列选择信号，所述列选择信号用于激活所述多个存储体的任一列。

13.如权利要求12所述的三维层叠半导体集成电路，其中，所述列选择单元被配置为响应于所述行有效信号和所述译码存储体地址来储存所述片段地址，并响应于所述列有效信号来产生所述片段地址作为所述列选择信号。

14.一种对包括多个层叠芯片的三维层叠半导体集成电路进行控制的方法，所述方法包括以下步骤：

使用存储体地址来选择所述多个芯片所包括的多个存储体中沿垂直方向对齐在同一条线上的存储体组中的一个；和

使用片段地址来激活所选中的存储体组的存储体中的一个。

15.如权利要求14所述的方法，其中，所述选择步骤包括以下步骤：

使用芯片选择信号来同时地选择所述多个芯片。

16.如权利要求14所述的方法，其中，所述片段地址是用于选择所述多个芯片所包括的多个存储体中沿水平方向对齐在同一条线上的存储体的地址。

17.如权利要求14所述的方法，其中，所述片段地址包括行地址的高位比特的一部分。

18.如权利要求14所述的方法，其中，

针对行有效周期和列有效周期的每个执行所述激活步骤，据此，在所述行有效周期中产生的所述片段地址被储存，并且在所述列有效周期中使用所储存的片段地址来激活所选中的组的存储体中的一个。