[发明专利]蚀刻方法及使用该蚀刻方法的PCB制造方法

说明书

相关申请的参考

本申请要求于2009年12月31日向韩国知识产权局提交的韩国专利申请第10-2009-0135735号的权益，其全部内容结合于此作为参考。

技术领域

本发明涉及一种蚀刻方法以及使用该蚀刻方法的PCB制造方法。

背景技术

同步于电子产品趋于更小型化和更高集成度的发展趋势，用在电子产品中的印刷电路板的电路图案在尺寸上也变得更小。

在制造印刷电路板时，细微的电路图案需要精确的蚀刻工艺。然而，由于蚀刻根据蚀刻溶液的浓度和温度而在质量上变化，所以执行精确蚀刻是非常困难的。

发明内容

本发明提供了一种可以执行精确蚀刻的蚀刻方法，以及使用该蚀刻方法制造印刷电路板的方法。

本发明的一个方面提供了一种蚀刻方法。根据本发明实施方式的蚀刻方法可以包括：提供蚀刻对象；在蚀刻对象上堆叠抗蚀层，其中，该抗蚀层具有形成于其上的熔丝图案和狭缝，并且该狭缝将熔丝图案分开(sever)；以及蚀刻所述蚀刻对象，直到在形成对应于熔丝图案的熔丝之后被狭缝暴露的熔丝分开。

熔丝可以包括将被分开部和一对电极，其中，将被分开部在蚀刻时被分开，而一对电极中的每个电极连接至将被分开部的其中一个端部，以及在对所述蚀刻对象进行蚀刻时，可通过检测一对电极之间的电断开来检测熔丝的分开。

在提供蚀刻对象时，可以设置RF组件，其中，RF组件接合至蚀刻对象并连接至一对电极，以及在对蚀刻对象进行蚀刻时，可以通过检测RF组件的信号来检测熔丝的分开。

熔丝可以包括将被分开部和多个电极，其中，将被分开部在蚀刻时被分开，并且多个电极连接至将被分开部，抗蚀层可以包括具有不同间隙的多个狭缝，其中，多个狭缝设置在将被分开部上以使多个电极中的每个电极分离。在对蚀刻对象进行蚀刻时，可以通过检测多个电极之间的电断开来检测熔丝的分开。

在提供蚀刻对象时，可以设置RF组件，其中，RF组件接合至蚀刻对象并连接至多个电极，以及在对蚀刻对象进行蚀刻时，可以通过检测RF组件的信号来检测熔丝的分开。

熔丝可以形成在蚀刻对象的虚设区域(dummy area)中。

对蚀刻对象进行的蚀刻可以包括在蚀刻对象上涂覆蚀刻溶液和在熔丝分开时安装阻挡膜，其中，阻挡膜阻挡蚀刻溶液。

本发明的另一方面提供了一种制造印刷电路板的方法。根据本发明实施方式的方法可以包括：提供其上形成有金属层的基底；在金属层上堆叠抗蚀层，其中，抗蚀层具有形成于其上的熔丝图案和狭缝，并且狭缝将熔丝图案分开；以及通过将金属层蚀刻到在形成对应于熔丝图案的熔丝之后被狭缝暴露的熔丝分开，来形成电路图案。

熔丝可以包括将被分开部和一对电极，其中，将被分开部在蚀刻时被分开，而一对电极中的每个电极连接至将被分开部的其中一个端部，并且在形成电路图案时，可以通过检测一对电极之间的电断开来检测熔丝的分开。

基底可以进一步包括连接至一对电极的RF组件，并且在形成电路图案时，可以通过检测RF组件的信号来检测熔丝的分开。

熔丝可以包括将被分开部和多个电极，其中，将被分开部在蚀刻时被分开，而多个电极连接至将被分开部，并且抗蚀层可以包括具有不同间隙的多个狭缝，其中多个狭缝设置在将被分开部上以使多个电极中的每个电极分离。在形成电路图案时，可以通过检测多个电极之间的电断开来检测熔丝的分开。

基底可以设置有连接至多个电极的RF组件，并且在形成电路图案时，可以通过检测RF组件的信号来检测熔丝的分开。

熔丝可以形成在基底的虚设区域中。

电路图案的形成可以包括在基底上涂覆蚀刻溶液以及在熔丝分开时安装阻挡膜，其中，阻挡膜阻挡蚀刻溶液。

本发明的其他方面和优点一部分将在随后的说明书中进行阐明，而一部分从本说明书中是显而易见的，或者可以通过实践本发明来获知。

附图说明

图1是示出了使用根据本发明实施方式的蚀刻方法制造印刷电路板的方法的流程图。

图2至图6是示出了根据本发明实施方式的制造印刷电路板的方法的示图。

图7至图9是示出了根据本发明另一实施方式的制造印刷电路板的方法的示图。

具体实施方式

通过下面的附图和描述，本发明的特征和优点将变得显而易见。

图1是示出了使用根据本发明实施方式的蚀刻方法来制造印刷电路板的方法的流程图，图2至图6是示出了根据本发明实施方式的制造印刷电路板的方法的示图。