[发明专利]减小半导体器件中通孔尺寸的方法

权利要求书

1.一种减小半导体器件中通孔尺寸的方法，包括：

(a)提供前端器件结构，所述前端器件结构上具有层间介质层，所述层间介质层上具有硬掩膜层，所述硬掩膜层上形成有具有开口图案的光刻胶层，所述开口图案的尺寸L大于设定的通孔目标值D；

(b)以所述光刻胶层为掩膜，刻蚀所述硬掩膜层，将所述开口图案转移到所述硬掩膜层，直至露出部分所述层间介质层；

(c)以所述光刻胶层为掩膜，采用与步骤(b)相同的刻蚀条件对所述硬掩膜层进行刻蚀，刻蚀时间＝A×(L-D)，其中A为一系数；和

(d)以所述光刻胶层为掩膜，刻蚀所述层间介质层，以形成尺寸为所述目标值的通孔。

2.如权利要求1所述的方法，其中A在1秒/纳米至2秒/纳米之间。

3.如权利要求1所述的方法，还包括：

在所述前端器件结构和所述层间介质层之间还具有刻蚀停止层。

4.如权利要求1所述的方法，还包括：

所述硬掩膜层和所述光刻胶层之间还具有抗反射层，并在实施步骤(a)之后且在实施步骤(b)之前，以所述光刻胶层为掩膜刻蚀所述抗反射层，直至露出下方的所述硬掩膜层。

5.如权利要求4所述的方法，其特征在于，所述抗反射层是底部抗反射层或者包括形成于所述硬掩膜层上的第一底部抗反射层、形成于所述第一底部抗反射层上面的低温氧化层以及形成于所述低温氧化层上面的第二底部抗反射层。

6.如权利要求1所述的方法，其特征在于，(c)步骤的所述刻蚀时间为1～15秒。

7.如权利要求1所述的方法，其特征在于，所述硬掩膜层采用的材料为二氧化硅。

8.如权利要求7所述的方法，其特征在于，刻蚀所述硬掩膜层的方法为干法刻蚀，且采用的刻蚀气体为包含CHF₃与氧气的混合气体或者包含CH₂F₂与氧气的混合气体。

9.如权利要求8所述的方法，其特征在于，所述氧气的流速为10～25sccm。

10.如权利要求8所述的方法，其特征在于，所述氧气在所述混合气体中所占的体积比为5％～20％。

11.如权利要求1所述的方法，还包括，

在实施步骤(a)之后且在实施步骤(b)之前，对所述具有开口图案的光刻胶层进行等离子放电处理，所述等离子放电处理为先采用包含N₂和H₂的混合气体进行第一放电处理再单独采用N₂进行第二放电处理。

12.如权利要求11所述的方法，其特征在于，在所述第一放电处理中，所述混合气体中N₂的流速为10～100sccm，H₂的流速为50～200sccm，放电功率为200～1000W，放电时间为10～25秒。

13.如权利要求11所述的方法，其特征在于，在所述第二放电处理中，所述N₂的流速为20～100sccm，放电功率为200～500W，放电时间为10～25秒。