[发明专利]形成QFN集成电路封装的可焊接侧表面端子的方法

说明书

相关申请案交叉参考

本申请案请求对2009年8月6日提出申请且标题为“形成四边无引线框架(QFN)集成电路封装的可焊接侧表面端子的方法(Method of Forming Solderable Side-SurfaceTerminals of Quad No-lead Frame(QFN)Integrated Circuit Packages)”的第61/231,945号临时专利申请案的权益，所述申请案以引用方式并入本文中。

技术领域

本发明一般来说涉及集成电路(IC)封装，且特定来说涉及一种形成四边无引线框架(QFN)IC封装或类似物的可焊接侧表面端子的方法。

背景技术

在制造四边无引线框架(QFN)或薄QFN(TQFN)集成电路(IC)封装的典型过程中，所支持半导体裸片的阵列电连接到共用引线框架，且通常由注入模制的化合物囊封。然后，所述经囊封结构经历单片化过程，其中将所述结构切片，以便形成个别IC封装，每一封装囊封对应半导体裸片及其它相关元件。如下文更详细论述，所述单片化过程产生将暴露于环境中的封装端子的不受保护侧。因此，氧化物可在所述端子侧上形成，此可在所述IC封装到印刷电路板(PCB)上的随后组装期间导致所述IC端子的不良可焊接性。参照以下实例更好地对此进行解释。

图1A图解说明实例性QFN IC封装阵列100在单片化制造步骤之前的透明正视图。在此实例中，为便于解释，仅显示两个(2)邻近QFN封装101-1及101-2。每一QFN封装(101-1或101-2)可包含通过粘合剂层(108-1或108-2)牢固地安置于热垫(110-1或110-2)上的半导体裸片(104-1或104-2)。每一半导体裸片(104-1或104-2)包括通过相应线接合(112-1或112-2)电耦合到铜(Cu)引线框架120的接触垫(106-1或106-2)。在集成阵列100中，邻近半导体裸片的接触垫经由对应的线接合连接到引线框架120的同一端子。在单片化之前，使用(举例来说)电镀过程在引线框架120的端子中的每一者的底侧上形成可焊接镀层130(Sn基镀层)的薄涂层。在单片化期间，在邻近QFN封装之间的中点处沿大致垂直线将阵列100切片，如切割虚线所图解说明。可使用冲压或锯割工具执行阵列100的切割。

图1B图解说明实例性QFN IC封装101-1在单片化制造步骤的完成之后的透明正视图。注意，QFN IC封装101-1的端子120-1的底侧大致由安置于其上的可焊接涂层130-1覆盖。此保护端子120-1的底侧以免由于QFN IC封装101-1的老化及/或随后处理而氧化。然而，可焊接涂层130-1不存在于个别QFN IC封装的切割或分离发生的端子120-1的侧上。相应地，不保护端子120-1的侧免受因老化及随后处理所致的氧化。因此，端子120-1的侧易于氧化且暴露于其它污染物。端子120-1的侧表面122-1由点阴影表示，以便表示氧化及污染的表面，如图1C中最佳所示。此类表面通常具有不良可焊接性性质，此可使QFN封装到PCB上的组装困难且不可靠。所述不良可焊接性性质可导致焊料球的形成及其它缺陷在所述IC封装的侧端子上形成。

发明内容

本发明的一方面涉及一种形成集成电路(IC)封装的方法，所述方法包含：(a)从所述IC封装的端子的侧表面移除氧化物；(b)大致覆盖所述IC封装的所述端子的底侧；以及(c)在覆盖所述IC封装的所述端子的所述底侧的同时，在所述IC封装的所述端子的所述侧表面上形成焊料涂层。所述端子的所述侧表面上的所述焊料涂层保护所述端子免受因老化和后续过程所致的氧化。另外，所述端子的所述侧表面上的所述焊料涂层大致改善所述IC封装到印刷电路板(PCB)或其它安装件的可焊接性。此进一步促进使用较不昂贵且较不复杂的方法对焊料附接的检验。

结合附图考虑以下对本发明的详细描述，将显而易见本发明的其它方面、优点及新颖特征。

附图说明

图1A图解说明实例性QFN IC封装阵列在单片化制造步骤之前的透明正视图。

图1B图解说明实例性QFN IC封装中的一者在单片化制造步骤的完成之后的透明正视图。

图1C图解说明实例性QFN IC封装中的一者在单片化制造步骤的完成之后的非透明侧视图。

图2图解说明形成IC封装的实例性方法的流程图及所述实例性IC封装在根据本发明的方面的方法的各个阶段处的侧视图。