[发明专利]存储器电路及其控制电路装置

权利要求书

1.一种用于存储器电路中的控制电路装置，包括：

一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；以及

一字线驱动器，具有至少一输入以及一输出，该至少一输入用以接收多个地址信号，其中该至少一输入包括一第一输入，用以耦接至该区域控制电路以接收该准偏移过的第一地址信号，而该输出电性耦接至一存储器单元阵列的一字线。

2.如权利要求1所述的电路装置，其中该字线驱动器是一双栅延迟字线驱动器。

3.如权利要求2所述的电路装置，其中该双栅延迟字线驱动器包括一第一栅，其具有一第一晶体管以及一第二晶体管，该第一晶体管用以自该电平偏移器接收该准偏移过的第一地址信号，该第二晶体管用以接收该第一地址信号，可减少该电平偏移器造成的栅延迟，其中该第一栅输出一低态信号，以回应自该第一地址信号上接收的一高态信号。

4.如权利要求3所述的电路装置，其中该双栅延迟字线驱动器还包括一第二栅，其具有一反相器，用以接收该第一栅的输出，其中该第二栅的输出电性耦接至该存储器单元阵列的该字线。

5.如权利要求1所述的电路装置，其中该字线驱动器是一四栅延迟字线驱动器。

6.如权利要求5所述的电路装置，其中该四栅延迟字线驱动器包括一解码级，该解码级包括一第一栅以及第二栅，用以接收所述多个地址信号的第二与第三地址信号。

7.如权利要求6所述的电路装置，其中该四栅延迟字线驱动器还包括一第三栅，其具有一第一晶体管与一第一反相器，用以接收该准偏移过的第一地址信号，进而减少该电平偏移器造成的栅延迟，其中该第三栅输出一低态信号以回应自该第一地址信号上接收的一高态信号。

8.如权利要求7所述的电路装置，其中该四栅延迟字线驱动器还包括一第四栅，其具有一反相器，用以接收该第三栅的输出，其中该第四栅的输出电性耦接至该存储器单元阵列的该字线。

9.如权利要求1所述的电路装置，其中该字线驱动器更具有第二及第三输入，以接收所述多个地址信号的第二与第三地址信号。

10.一种存储器电路，包括：

一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；

一字线驱动器，具有至少一输入，用以接收多个地址信号，其中该至少一输入包括一第一输入，其该第一输入用以自该电平偏移器接收该准偏移过的地址信号；以及

一存储器单元阵列，具有一字线，其耦接至该字线驱动器的一输出。