[发明专利]半导体器件结构及其制作方法

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及一种自对准方式形成接触孔的半导体器件结构制作方法以及由此得到的半导体器件结构。

背景技术

目前，集成电路日益缩小，其特征尺寸越来越小并趋近于曝光系统的理论极限。因此，光刻后晶片表面成像将产生严重的畸变，即产生光学邻近效应(Optical Proximity Effect，OPE)。随着光刻技术面临更高要求和挑战，提出了能够增强光刻分辨率的双重图形技术(DoublePatterning Technology，DPT)。双重图形技术相当于将一套高密度的电路图案分解成两套分立的、密度较低的图案，然后将它们分别印制到目标晶片上。

以下，将参照图1～3来说明常规半导体器件制造工艺中为制作栅极而利用的线形和切断(line-and-cut)双重图形技术。

图1示出了在晶片上形成的器件布局的一部分。如图1所示，在晶片上，通过涂覆光刻胶并利用掩模进行曝光，印制与将要形成的栅极图案相对应的线形图案1001。在此，还示出了晶片上的有源区1002。图案1001中各线段是沿同一方向彼此平行印制的，它们具有相同或相近的间距和关键尺寸。

然后，如图2所示，通过利用切断掩模进行再次曝光，在线形图案1001上形成切口1003。从而，使得图案1001中与各器件相对应的栅极图案彼此断开。

最后，利用形成有切口1003的光刻胶图案1001，进行刻蚀，并最终形成与该图案相对应的栅极结构。

在以上过程中，将用于形成栅极图案的一次曝光分成了两次来实现：一次曝光线形图案1001；另一次曝光切口1003。从而可以降低对光刻的要求，改进光刻中对线宽的控制。此外，可以消除许多邻近效应，并因此改进光学邻近修正(Optical Proximity Correction，OPC)。而且，还可以保证良好的沟道质量，确保沟道中载流子的高迁移率。

此外，如图3所示，在采用如上所述的方法在晶片2001上通过刻蚀形成栅极2002之后，则通常需要环绕栅极形成栅极侧墙。如图2所示栅极图案中存在切口1003，从而侧墙材料也会进入该切口1003内。在切口1003两侧相对的栅极图案各自的侧墙材料可能彼此融合，从而在切口1003处形成空洞等缺陷。

如图3所示，在器件的主体结构形成之后，还需要在晶片上淀积电介质层2003，使各器件之间保持电隔离。由于上述切口1003处形成的空洞等缺陷，将会导致随后在其上形成的电介质层中出现缺陷。此时，为了形成与栅极以及源/漏极的接触，可以在电介质层2003中刻蚀与栅极、源/漏极相对应的接触孔并填充导电材料如金属，形成接触部2004。

此外，所有接触部，包括源/漏区上的接触部和栅极区上的接触部，均是通过一次刻蚀接触孔至底然后以导电材料填充接触孔来形成的。这对于接触孔的刻蚀有着严格的要求。例如，由于栅上的刻蚀深度与源/漏区中的刻蚀深度不同，容易造成接触孔与栅之间的短路。此外，由于源/漏区中的刻蚀深度较深且开口较小(即，具有较小的宽高比)，可能会引起无法完全刻通、填充金属中出现空洞等多种工艺缺陷，从而限制了工艺的选择性，而且导致了寄生电阻的增大。

有鉴于此，需要提供一种新颖的半导体器件及其制作方法。

发明内容

本发明的目的在于提供一种半导体器件结构及其制作方法，以克服上述现有技术中的问题，特别是简化接触部的形成。

根据本发明的一个方面，提供了一种制作半导体器件结构的方法，包括：在半导体衬底上形成栅极线；环绕栅极线形成栅极侧墙；在栅极线的两侧，嵌入半导体衬底中形成源/漏区；环绕栅极侧墙形成导电侧墙；以及在预定区域切断栅极线、栅极侧墙和导电侧墙，切断的栅极线形成电隔离的栅极，切断的导电侧墙形成电隔离的下接触部。

优选地，上述切断栅极线、栅极侧墙和导电侧墙的步骤包括：使用反应离子刻蚀或激光切割刻蚀，进行切断；沿栅宽的方向上，相邻的电隔离栅极之间的距离，以及相邻的电隔离导电侧墙之间的距离优选为1～10nm。

可选地，如果半导体衬底上形成有浅沟槽隔离，则切割的位置位于浅沟槽隔离的上方。

优选地，切断栅极线、栅极侧墙和导电侧墙的时间为形成导电侧墙之后，以及完成半导体器件的前道工艺之前。

在本发明的实施例中，切断栅极线、栅极侧墙和导电侧墙之前或之后，该方法进一步包括：对半导体器件进行平坦化处理，至接触部的顶部露出。