[发明专利]具有掩埋栅的半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请主张于2009年7月31日提交的韩国专利申请No.10-2009-0070992 的优先权，其全部内容通过引用并入本文中。

技术领域

本发明的示范性实施例涉及一种半导体器件，尤其是涉及一种具有掩埋栅 的半导体器件及其制造方法。

背景技术

最近，已开发出诸如动态随机存取存储器(DRAM)的半导体器件的制造 工艺而提高集成密度。当通过制造掩埋栅来增加半导体器件的集成密度时，已 试图利用各种方法来确保半导体器件的可靠性。掩埋栅也称为掩埋字线。

掩埋栅能够通过将栅或字线埋设在半导体衬底内部而显著地减少在字线与 位线之间的寄生电容。因此，应用掩埋栅能够大幅地改善半导体器件的电压读 出操作的可靠性。

而在包括掩埋栅的半导体器件中，用于掩埋栅的水平空间相当小，无法使 用将低电阻金属层配置在多晶硅层上的双层结构。因此，在制造掩埋栅时，可 以使用低电阻金属层作为栅电极，而不在栅电介质层上形成多晶硅层。

图1是现有的具有掩埋栅的半导体器件的剖面图。

参见图1，现有的半导体器件可以包括半导体衬底11，其中限定了第一区 101和第二区102。第一区101是存储单元区，而第二区102是外围电路区。

可以将隔离层12形成在第一区101和第二区102中以便将形成在各个区域 中的元件隔离。隔离层12在各个区域中限定多个有源区13。

在第一区101中，可以同时刻蚀有源区13和隔离层12而形成有源区沟槽 14A和隔离层沟槽14B。接着，可以形成部分地填充有源区沟槽14A和隔离层 沟槽14B的掩埋栅16。换言之，掩埋栅16可以在已形成于有源区13中的有源 区沟槽14A的一部分中形成，并且也可以在已形成于隔离层12中的隔离层沟槽 14B的一部分中形成。因为可以通过同时刻蚀有源区13和隔离层12来形成有 源区沟槽14A和隔离层沟槽14B，所以它们可以在相同方向上延伸。

另外，可以将层间电介质层17形成在掩埋栅16上以对有源区沟槽14A和 隔离层沟槽14B的剩余部分进行间隙填充(gap-fill)。再者，可以将栅电介质层 15形成在掩埋栅16与有源区沟槽14A以及隔离层沟槽14B之间。

在如上述的现有的半导体器件中，在掩埋栅16的特性上存有顾虑。虽然未 图示，但在诸如氧化工艺的各种的后续的热工艺期间，掩埋栅16可能会发生劣 化(degraded)。

发明内容

本发明的示范性实施例涉及一种能够防止掩埋栅在诸如氧化工艺的后续的 热工艺期间发生劣化的半导体器件及其制造方法。

根据本发明的一个示范性实施例，一种半导体器件包括：第一区和第二区； 配置在第一区中的掩埋栅；以及围绕第一区的防氧化阻挡层。

根据本发明的另一个示范性实施例，一种半导体器件包括：第一区和第二 区；配置在第一区中的掩埋栅；围绕第一区的防氧化阻挡层；以及覆盖第一区 的上部的防氧化层。

根据本发明的另一个示范性实施例，一种制造半导体器件的方法包括以下 步骤：制备具有第一区和第二区的衬底；形成围绕第一区的防氧化阻挡层；以 及在第一区中形成掩埋栅。

根据本发明的另一个示范性实施例，一种制造半导体器件的方法包括以下 步骤：制备具有第一区和第二区的衬底；形成围绕第一区的防氧化阻挡层；在 第一区中形成掩埋栅；以及形成覆盖第一区的上部的防氧化层。

第一区可以包括存储单元区，而第二区可以包括外围电路区。防氧化阻挡 层可以包括硅，且防氧化阻挡层可以具有范围为从约1nm至约300nm的宽度。 防氧化层可以包括氮化物层。

附图说明

图1是现有的具有掩埋栅的半导体器件的剖面图。

图2A是根据本发明的第一示范性实施例的存储单元区和外围电路区的平 面图。

图2B是在存储单元区与外围电路区之间的边界区(在图2A中附图标记“A” 标示)的平面图。

图2C是沿着图2B的线B-B’截取的剖面图。

图2D是沿着图2B的线C-C’截取的剖面图。

图3A是根据本发明的第二示范性实施例的存储单元区和外围电路区的平 面图。

图3B是在存储单元区与外围电路区之间的边界区(在图3A中附图标记 “A2”标示)的平面图。