[发明专利]具有掩埋栅的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

第一区和第二区；

在所述第一区和所述第二区中限定有源区的隔离层；

配置在所述第一区中的掩埋栅；以及

防氧化阻挡层，所述防氧化阻挡层围绕整个所述第一区以防止所述掩埋栅 发生劣化，

其中，所述防氧化阻挡层被配置在所述第一区与所述第二区之间的边界区 中，并且被形成在所述隔离层中，

其中，所述隔离层包括绝缘层。

2.如权利要求1所述的半导体器件，其中所述防氧化阻挡层包括硅。

3.如权利要求1所述的半导体器件，其中所述防氧化阻挡层具有范围为从 1nm至300nm的宽度。

4.如权利要求1所述的半导体器件，还包括：

具有所述第一区和所述第二区的衬底；以及

在所述第一区的所述有源区或所述隔离层中的沟槽，

其中，所述掩埋栅填充所述沟槽的一部分。

5.如权利要求4所述的半导体器件，还包括在所述掩埋栅上的层间电介质 层，所述层间电介质层间隙填充所述沟槽。

6.如权利要求1所述的半导体器件，其中所述第一区包括存储单元区，而所 述第二区包括外围电路区。

7.一种半导体器件，其包括：

第一区和第二区；

在所述第一区和所述第二区中限定有源区的隔离层；

配置在所述第一区中的掩埋栅；

防氧化阻挡层，所述防氧化阻挡层围绕整个所述第一区以防止所述掩埋栅 发生劣化；以及

覆盖所述防氧化阻挡层和所述第一区的上部的防氧化层，

其中，所述防氧化阻挡层被配置在所述第一区与所述第二区之间的边界区 中，并且被形成在所述隔离层中，

其中，所述隔离层包括绝缘层。

8.如权利要求7所述的半导体器件，其中所述防氧化层覆盖整个所述第一区 和所述防氧化阻挡层。

9.如权利要求7所述的半导体器件，其中所述防氧化层覆盖所述防氧化阻挡 层和所述第一区，并在所述第二区之上延伸至少1nm或更大的宽度。

10.如权利要求7所述的半导体器件，其中所述防氧化层包括氮化物层。

11.如权利要求7所述的半导体器件，其中所述防氧化阻挡层包括硅。

12.如权利要求7所述的半导体器件，其中所述防氧化阻挡层具有范围为从 1nm至300nm的宽度。

13.如权利要求7所述的半导体器件，还包括：

具有所述第一区和所述第二区的衬底；以及

在所述第一区的所述有源区或所述隔离层中的沟槽，

其中，所述掩埋栅填充所述沟槽的一部分。

14.如权利要求13所述的半导体器件，还包括在所述掩埋栅上的层间电介质 层，所述层间电介质层间隙填充所述沟槽。

15.如权利要求7所述的半导体器件，其中所述第一区包括存储单元区，而 所述第二区包括外围电路区。

16.一种制造半导体器件的方法，所述方法包括以下步骤：

制备具有第一区和第二区的衬底；

形成围绕所述第一区的防氧化阻挡层；

在形成所述防氧化阻挡层之后形成隔离层；以及

在所述第一区中形成掩埋栅，

其中，所述防氧化阻挡层具有位于所述第一区和所述第二区之间的环状。

17.如权利要求16所述的方法，其中所述防氧化阻挡层形成在所述第一区与 所述第二区之间的边界区中。

18.如权利要求16所述的方法，其中所述防氧化阻挡层包括硅。

19.如权利要求16所述的方法，其中所述防氧化阻挡层具有范围为从1nm 至300nm的宽度。