[发明专利]具有预对准图案的半导体晶片和预对准半导体晶片的方法

说明书

技术领域

本发明涉及集成电路的制造方法，尤其涉及利用刻痕及/或平边的半导体晶片的预对准方法。

背景技术

于集成电路(IC)工艺中，对准步骤为光刻工艺中的一步骤，其中使用一掩模以图案化所述电路的一层，掩模的x-y位置相对应于电路所欲形成的晶片(例如硅晶片)的位置。借由对准步骤，光刻工艺中的掩模(或光掩模)在光致抗蚀剂曝光之前设置于相对晶片的位置。因此，掩模上的图案与先前形成于晶片表面上的图案重叠。用于对准的图案称作对位标记，此为一特殊配置的标记设置于每一个掩模上，以允许掩模和晶片上的图案之间能精确的对准。

预对准步骤为一初步的对准步骤(或称粗对准步骤)，其借由一简单的机械控制，并且使用一刻痕或一平边以确保所述晶片处于机械腔体中的正确位置。集成电路工艺的大部分机器需进行预对准步骤，且预对准误差可达数微米。

另一方面，在光刻工艺中的对准步骤表示为一精准的对准步骤(或称细对准步骤)。精准的对准步骤需使用许多特殊的布局以修正信号，并接着借由光检测器和软件执行一些操作分析。上述的误差可达数十纳米的数量级。所述检测器需借由预对准步骤，使其位于正确的位置范围中；否则将导致对准步骤的失败。从光刻工艺的观点，“预对准步骤”对于细对准步骤是很重要的。

对于预对准步骤，一般地使用一单一刻痕图案于上述晶片。也可使用一平边，但是使用单一刻痕会更有效率。然而，晶片的尺寸增加为使其更有效率地制造集成电路芯片，而具较大的晶片尺寸会使单一刻痕图案具有较差的预对准误差。

图1显示传统晶片预对准使用单一刻痕图案造成旋转误差的示意图，其显示具有用于预对准步骤的单一刻痕图案104的晶片102。由于旋转角度θ为既定，所述旋转误差的长度与晶片102的直径成正比。例如，当晶片102金具有一个单一刻痕，于给定的旋转角度θ，相对于12英寸晶片，工艺机器在18英寸晶片具有较差的预对准误差。

有鉴于此，业界急需于集成电路工艺中一种新的晶片预对准的方法，以降低预对准误差。

发明内容

为了解决现有技术的问题，本公开提供许多不同的实施例，其一范例为一具有预对准图案的半导体晶片，所述预对准图案包括：N个刻痕，位于该半导体晶片的边缘，其中N为大于或等于2的整数。于一实施例中，沿着该半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的。于另一实施例中，沿着该半导体晶片的边缘任意两相邻刻痕之间的距离各不相同。

本发明另一实施例为一具有预对准图案的半导体晶片，所述预对准图案包括：N个刻痕，位于该半导体晶片的边缘，其中N为大于或等于1的整数；以及一平边，位于该半导体晶片的边缘。于一实施例中，沿着该半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的。于另一实施例中，沿着该半导体晶片的边缘任意两相邻刻痕之间的距离各不相同。

本发明又一实施例为一种预对准半导体晶片的方法，包括：提供一半导体晶片，其具有N个刻痕，位于该半导体晶片的边缘，其中N为大于或等于2的整数，以及沿着该半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的；以及于制造过程中，使用所述刻痕预对准该半导体晶片。

本发明可借由使用多刻痕构造或与一平边结合使预对准误差降低。所述刻痕所处正确的位置可借由距离设计的最佳化而更容易地确认。

为使本发明能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下：

附图说明

图1显示传统晶片预对准使用单一刻痕图案造成旋转误差的示意图。

图2显示根据本发明的一方式于一晶片上的多刻痕图案用于预对准步骤的示意图。

图3A显示根据本发明另一方式于一晶片上的单一刻痕图案结合一平边(平面)图案用于预对准步骤的示意图。

图3B显示根据本发明另一方式于一晶片上的多刻痕图案结合一平边(平面)图案用于预对准步骤的示意图。

其中，附图标记说明如下：

102～晶片；

104～单一刻痕图案；

θ～旋转角度；

202、204、206～刻痕；

208、210、212～晶片边缘；

302～平边；

304、306、308～刻痕；

301、312、314～晶片边缘。

具体实施方式