[发明专利]极度圆孔屏蔽的栅槽MOSFET器件及其生产工艺

说明书

技术领域

本发明一般地涉及半导体功率器件。更具体地，本发明涉及一种改进的新型生产工艺和器件结构，能提供在硅顶面下深度得到精确控制的屏蔽槽栅，准确地减小栅漏电容。

背景技术

使用屏蔽的栅槽(SGT)结构减小DMOS(双扩散金属氧化物半导体)器件中栅漏电容(Cgd)的常规技术仍然面临着技术局限性和困难，特别是沟槽DMOS器件结构中含有槽栅，栅极与漏极之间较大的电容Cgd限制了器件的转换速度。这个电容主要是由藕联在槽栅底部与漏极之间的电场产生的，为了减小栅漏电容，在槽栅底部引入了一个改进的屏蔽栅槽(SGT)结构，使槽栅与漏极隔绝。SGT结构的设计思想是使槽的底部与源极连接，将槽栅与位于基片底部的漏极屏蔽，如图1所示。采用在槽栅底部引入SGT结构的做法可使栅漏电容Cgd比原来的减小约50％，这样，在槽栅底部引入SGT结构的DMOS器件的转换速度和转换效率也得到极大的提高。

但是，为了能够改善Cgd而实现这样的结构，必须十分注意生产工艺，特别是必须严格控制从栅槽底部时间腐蚀多晶硅。正如图1所示，支撑在具有外延层15基片10上的DMOS器件具有一个槽栅20，槽栅20包括一个注入在槽中、具有栅绝缘层45的多晶硅栅极。在槽栅20下面，还有另一个分隔开的屏蔽栅槽(SGT)结构30，它包括多晶硅，多晶硅注入在被绝缘层40与槽栅20分隔开来的槽底部空间。DMOS器件还进一步包括有作为标准DMOS器件的体区和源区50和60，槽栅底部的深度，如图1中的D所示，取决于构成SGT结构30时从槽底部部分多晶硅的腐蚀速率，仔细地控制蚀刻操作可以控制深度Do但是，由于槽顶部部分多晶硅的腐蚀速率差异，槽底部深度D不能精确地控制。

正如以上所述，即使是能够精确地控制蚀刻过程，相对于硅基片顶面的多晶硅栅极的深度也不能得到足够程度的精确控制，因为除了蚀刻时间的长短之外，槽栅底部多晶硅的蚀刻速度还取决于几个均能造成槽栅深度差异的参数，因此栅极深度差异极难控制。可是，栅极底部的深度差异直接影响器件的性能，包括栅漏电容，栅极深度差异还会进一步影响控制器件通道的难度。除非是采取特殊措施控制槽底部多晶硅的蚀刻速度以控制槽栅的深度，否则减小栅漏电容是无法真正实现的。

所以，在功率半导体器件设计和生产领域依然存在着需要提供一种新的生产方法和器件结构的要求，以便构建一种能解决上述所有问题和局限性的功率器件。

发明内容

本发明的目的是提供一种新的、改进的、使用有屏蔽栅槽(SGT)结构的半导体功率器件，SGT结构打开后为圆孔，其旁向膨胀超出槽壁，作为竖向定线的界标。槽栅的深度可用作为垂直调整的旁向膨胀进行精确的控制，从而能够精确地生产出栅漏电容，克服上面所讨论的技术困难和局限性。

具体地，本发明的目的是提供一种改进的器件结构和生产方法，能够减小栅漏电容，同时还能通过控制槽栅的深度精确地控制包括栅漏电容在内的器件参数。槽栅深度是通过生成一个从槽旁向膨胀的圆孔SGT结构，使槽栅深度能够用蚀刻时间精确地控制，而蚀刻时间采用圆孔旁向膨胀作为垂直调整的控制指标。

在一个优选实施例中，本发明公开了一种槽金属氧化物半导体场效应晶体管(MOSFET)。这种MOSFET包括一个由源区围绕的槽栅，源区被围绕在位于基片底面上的漏区上的体区中。MOSFET单元进一步包括一个位于槽栅下面且与槽栅绝缘的屏蔽栅槽(SGT)结构，生成的SGT结构基本是一个圆孔，其旁向膨胀超出槽栅并被一层充填有槽栅材料的介质层覆盖。圆孔通过各向同性腐蚀生成，位于槽栅底部，通过氧化物绝缘层与槽栅绝缘。圆孔的旁向膨胀超出槽壁，其旁向膨胀用作控制槽栅深度垂直调整的界标。取决于位于槽栅下面作为一个圆孔的SGT结构之上的槽栅的控制深度，MOSFET器件的栅漏电容Cgd被减小。

附图说明

图1显示了背景技术中具有一个常规屏蔽栅槽(SGT)结构的、使用槽栅结构的常规槽MOSFET器件的截面图；

图2显示了在槽栅下使用了根据本发明生产的圆孔SGT结构的槽MOSFET器件的截面图；

图3A一图3L是一组显示根据本发明的工艺生产一个槽MOSFET器件的截面图。

具体实施方式

为更好地理解本发明，以下结合图2和图3，详细说明本发明的较佳实施例，使得本领域的技术人员将会更加清楚地理解本发明的各种技术特征和有效技术效果。