[发明专利]像素结构

说明书

本申请根据母案(申请号：2008100010652，发明名称为像素结构)所提出的分案申请。

技术领域

本发明涉及一种像素结构，且尤其涉及一种具有多通道区的像素结构。

背景技术

薄膜晶体管显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)成为目前许多平面显示器中的主流。根据通道层材质的选择，薄膜晶体管液晶显示器可分为非晶硅薄膜晶体管(amorphous silicon TFT)液晶显示器及低温多晶硅薄膜晶体管(Low-Temperature PolySilicon Thin FilmTransistor，LTPS-TFT)液晶显示器等两种。

由于低温多晶硅薄膜晶体管的电子迁移率可以达到200cm²/V-sec以上，所以可使薄膜晶体管元件所占面积更小以符合高开口率(aperture)的需求，进而增进显示器的显示亮度并减少整体的功率消耗问题。但相对来说，低温多晶硅薄膜晶体管也具有较高的漏电流(leakage current)(约为10^-9微安培)，而且容易在漏极(drain)诱发热载子效应(hot carrier effect)，进而导致元件退化。因此，现今多在低温多晶硅薄膜晶体管中的通道区与源极/漏极的间加入浅掺杂漏极(Light Doped Drain，简称LDD)或是利用多重通道区的设计，以避免上述问题。

图1为现有技术的多晶硅薄膜晶体管液晶显示器的像素结构。请参照图1，像素结构100包括扫描线110、数据线120、多晶硅层130以及透明像素电极140。扫描线110具有至少一L型分支112，且多晶硅层130与L型分支112相交以形成第一通道区132以及第二通道区134。另外，低温多晶硅层130的两端分别有源极区136与漏极区138，以形成多通道设计的多晶硅薄膜晶体管150。数据线120电性连接源极区136，而透明像素电极140则电性连接漏极区138。此外，多晶硅层130与像素电极140重迭的部份更构成一储存电容152。因为多通道的设计，低温多晶硅薄膜晶体管150在关闭的状态下具有较低的漏电流，而有助于提升像素结构100的质量。然而，L型分支112的配置却会影响储存电容152所配置的位置并使得像素结构100的显示开口率下降。

发明内容

本发明所要解决的技术问题在于提供一种像素结构，以解决多通道设计的多晶硅薄膜晶体管使像素结构的显示开口率受到限制的问题。

为实现上述目的，本发明提出一种像素结构，包括：一扫描线，具有一分支；一数据线，与该扫描线交错排列，该分支位于该数据线下方，且该分支与该数据线重叠；一半导体图案，该半导体图案包括：至少二通道区，位于该扫描线下方；至少一掺杂区，连接于该些通道区之间；一源极区与一漏极区；以及一像素电极，与该漏极区电性连接，该源极区连接于其中一个通道区与该数据线之间，而该漏极区连接于另一个通道区与该像素电极之间。

其中，至少一该通道区位于该分支下方，并且位于该分支下方的该通道区的长度与该分支的宽度相同。

其中，该半导体图案包括一多晶硅图案。

其中，该半导体图案还包括一电容电极，与该漏极区以及该像素电极电性连接，该电容电极位于该像素电极下方。

其中，还包括一共享电极，配置于该电容电极与该像素电极之间。

其中，该电容电极与该分支分别位于该扫描线的两侧。

其中，该掺杂区的形状包括L形。

其中，该半导体图案由该数据线的一第一侧延伸至该数据线的一第二侧。

其中，该通道区下方的部份该扫描线、该源极区与该漏极区构成一多晶硅薄膜晶体管。

而且，为实现上述目的，本发明提出一种像素结构，配置于一基板上并与一扫描线及一数据线电性连接，该像素结构包括：一半导体图案，该半导体图案包括：一U型掺杂区；至少二通道区，该至少二通道区由连接该U型掺杂区两端的半导体图案与该扫描线相交形成，并且，该至少两通道区位于该扫描线下方，其中该些通道区具有不同的宽度长度比值；一源极区与一漏极区；以及一像素电极，与该漏极区电性连接，其中该源极区连接于其中一个通道区与该数据线之间，而该漏极区接于另一个通道区与该像素电极之间；其中，该扫描线在不同的通道区上方具有不同的宽度，且各该通道区的一长度与该扫描线的一宽度相等。

其中，该扫描线具有一分支，该分支垂直于该扫描线。

其中，至少一该通道区位于该分支下方，且位于该分支下方的该通道区的长度与该分支的宽度相同。