[发明专利]通过从MOS器件的高K/金属栅极去除界面层缩小EOT

权利要求书

1.一种集成电路结构，包括：

半导体衬底；

声子屏蔽层，在所述半导体衬底上方，其中，在所述半导体衬底与所述声子屏蔽层之间基本不存在界面层；

高K介电层，在所述声子屏蔽层上方；以及

金属栅极层，在所述高K介电层上方。

2.根据权利要求1所述的集成电路结构，其中，所述声子屏蔽层与所述高K介电层物理接触。

3.根据权利要求1所述的集成电路结构，其中，所述高K介电层的k值大于所述声子屏蔽层的k值，以及所述高K介电层具有大于约30的k值。

4.根据权利要求1所述的集成电路结构，其中，所述声子屏蔽层由从主要由AlN、ZrSiO₄和Al₂O₃组成的组中选择出的材料形成，其中，所述界面层为氧化硅层。

5.根据权利要求1所述的集成电路结构，还包括位于所述金属栅极层上方的多晶硅层。

6.根据权利要求1所述的集成电路结构，其中，所述声子屏蔽层、所述高K介电层和所述金属栅极层形成栅极堆叠，以及其中，所述集成电路还包括源极/漏极区，所述源极/漏极区具有在所述半导体衬底中并与所述栅极堆叠相邻的部分，以及所述声子屏蔽层和所述高K介电层具有小于0.5nm的组合等效氧化层厚度(EOT)。

7.一种集成电路结构，包括：

硅衬底；

栅极堆叠，包括：

声子屏蔽层，在所述硅衬底上方并与所述硅衬底接触；

高K介电层，在所述声子屏蔽层上方，其中，所述高K介电层的k值大于所述声子屏蔽层的k值；和

金属栅极层，在所述高K介电层上方；以及

源极/漏极区，与所述栅极堆叠相邻。

8.根据权利要求7所述的集成电路结构，其中，所述高K介电层具有大于约30的k值。

9.根据权利要求7所述的集成电路结构，其中，所述声子屏蔽层由从主要由AlN、ZrSiO₄和Al₂O₃组成的组中选择出的材料形成。

10.根据权利要求7所述的集成电路结构，还包括位于所述金属栅极层上方的多晶硅层。

11.根据权利要求7所述的集成电路结构，其中，所述声子屏蔽层和所述高K介电层具有小于约0.5nm的组合等效氧化层厚度(EOT)。

12.一种集成电路结构，包括：

硅衬底；以及

栅极堆叠，包括：

声子屏蔽层，在所述硅衬底上方并与所述硅衬底接触，其中，所述声子屏蔽层由从主要由AlN、ZrSiO₄和Al₂O₃组成的组中选择出的材料形成；

高K介电层，在所述声子屏蔽层上方，其中，所述高K介电层的k值大于所述声子屏蔽层的k值；和

金属栅极层，在所述高K介电层上方。

13.根据权利要求12所述的集成电路结构，还包括位于所述金属栅极层上方的多晶硅层以及源极/漏极区，所述源极/漏极区具有在所述半导体衬底中并与所述栅极堆叠相邻的部分。

14.根据权利要求12所述的集成电路结构，其中，所述声子屏蔽层和所述高K介电层具有小于约0.5nm的组合等效氧化层厚度(EOT)。

15.根据权利要求12所述的集成电路结构，其中，所述声子屏蔽层包括AlN、ZrSiO₄或Al₂O₃。