[发明专利]半导体存储器件及其控制方法

说明书

引用合并

本申请基于并且要求于2009年8月27日提交的日本专利申请No.2009-196174的优先权，通过引用，将其全部内容整体合并于此。

技术领域

本发明涉及半导体存储器件及其控制方法。

背景技术

近年来，随着移动数字终端已经变得更加精密，已经要求以非常高的速度处理大量的数字数据。为了实现此种高速处理，有必要使用能够高速地暂时地存储数据的存储器和高性能MPU(微处理单元)处理器件。

然而，与MPU的操作速度的提高相比较，存储器(例如，通常被用作大容量RAM(随机存取存储器)的DRAM)的操作速度的提高已经显著地缓慢，并且存储器的操作速度的提高已经成为加速数字数据处理而待解决的重要问题。

因此，在过去已经使用如被称为“DDR(双数据速率)的一种高速数据传输技术。然而，此种传输技术的新颖特点仅在于使其中数据能与时钟同步并且通过专门数据传输引脚被传输的数据传输变得更加快速，而作为存储器的基本构造相对传统的存储器没有发生显著的变化。

在传统的存储器中，仅通过数据输入和输出端子来执行数据输入和输出。

此外，日本未经审查的专利申请公开No.S60-236185公布了一种半导体存储器，该半导体存储器能够更改输出位的数目。该存储器包括输出位更改装置，该输出位更改装置以可编程的方式使特定的端子具有可变的功能，使得端子被用作地址输入端子或者输出端子，或者输入/输出端子。

注意，通常，存储在存储器中的数据被频繁地重写入。即，在由MPU读取和处理与特定地址相对应的数据时，MPU经常在相同的地址写入新的数据以执行随后的处理。

然而，在日本未经审查的专利申请公开No.S60-236185公布的存储器中，能够通过扩大输出位宽来增加数据传输量。然而，对于其中连续地执行读取和写入的操作而言，必须在完成连续读取之后执行连续写入。即，在日本未经审查的专利申请公开No.S60-236185公布的存储器中，当执行对与相同地址相对应的数据的读取和写入时，与传统的产品相比较没有增加操作速度。

与此相对地，日本未经审查的专利申请公开No.H7-312080公布一种存储器，该存储器被设置有单独的数据输入端子和数据输出端子，使得能够并行地执行数据写入和数据读取。

发明内容

然而，由于在日本未经审查的专利申请公开No.H7-312080公布的存储器被设置有单独的数据输入端子和数据输出端子，所以端子的数目增加，因此引起不能够使得半导体存储器件小型化的问题。

本发明的第一示例性方面是一种半导体存储器件，其中执行从和向由特定的地址指定的存储器单元连续读取和连续写入具有预定长度的数据，该半导体存储器件包括：多个存储器单元；地址输入端子，通过该地址输入端子地址被输入；数据输出端子，通过该数据输出端子具有预定长度的读取数据被输出；以及数据输入端子，通过该数据输入端子具有预定长度的写入数据被输入，其中，部分地址输入端子还被用作数据输出端子。

通过如此使用一些地址输入端子作为数据输出端子，在完成连续读取和连续写入中的一个的操作之前，能够开始连续读取和连续写入中的另一个的操作，同时没有增加端子的数目。

本发明的另一示例性方面是一种半导体存储器件，该半导体存储器件包括逻辑电路，该逻辑电路具有根据输入命令执行被维持在存储器单元中的数据的连续读取和连续写入的功能，其中，逻辑电路根据读取/写入命令选择在其上执行连续读取和连续写入的存储器单元；并且，在具有预定长度的数据的连续读取和连续写入中的一个的操作被完成之前，该逻辑电路开始从或向在其上完成读取或者写入的存储器单元进行连续读取和连续写入的另一个的操作。

以此方式，在从或者向由特定地址指定的存储器单元进行的具有预定长度的数据的连续读取和连续写入中的一个的操作完成之前，开始从或者向在其上完成读取或者写入的存储器单元进行数据的连续读取和连续写入中的另一个的操作。通过这样做，能够使在相同地址的连续读取和连续写入的操作变得更加快速。

本发明的另一示例性方面是半导体存储器件的控制方法，包括：在接收读取/写入命令时，通过将特定地址输出到贮存单元(storageunit)，选择在其上执行连续读取和连续写入的存储器单元；和在从或者向由特定地址指定的存储器单元连续读取和连续写入具有预定长度的数据中的一个的操作完成之前，连续地开始从或者向在其上完成读取的存储器单元进行连续读取和连续写入中的另一个的操作。