[发明专利]半导体存储器件及其控制方法

权利要求书

1.一种半导体存储器件，在其中执行从和向由特定地址指定的存储器单元连续读取和连续写入具有预定长度的数据，所述半导体存储器件包括：

多个存储器单元；

地址输入端子，通过所述地址输入端子地址被输入；

数据输出端子，通过所述数据输出端子具有所述预定长度的读取数据被输出；以及

数据输入端子，通过所述数据输入端子具有所述预定长度的写入数据被输入，

其中，部分所述地址输入端子也被用作所述数据输出端子。

2.一种半导体存储器件，包括逻辑电路，所述逻辑电路具有根据输入命令执行被维持在存储器单元中的数据的连续读取和连续写入的功能，其中

所述逻辑电路根据读取/写入命令选择在其上执行连续读取和连续写入的存储器单元；并且

在具有预定长度的数据的连续读取和连续写入中的一个的操作被完成之前，所述逻辑电路开始从或者向在其上完成读取或者写入的存储器单元进行连续读取和连续写入中的另一个的操作。

3.根据权利要求2所述的半导体存储器件，进一步包括：

写入数据保持单元，所述写入数据保持单元维持通过所述数据输入端子输入的写入数据；和

读取数据保持单元，所述读取数据保持单元维持要通过所述数据输出端子输出的读取数据。

4.一种半导体存储器件的控制方法，包括：

在接收读取/写入命令时，通过将特定地址输出到贮存单元，选择在其上执行连续读取和连续写入的存储器单元；和

在完成从或者向由所述特定地址指定的存储器单元进行的具有预定长度的数据的连续读取和连续写入中的一个的操作之前，开始从或者向在其上完成读取或者写入的存储器单元进行连续读取和连续写入中的另一个的操作。

5.根据权利要求4所述的半导体存储器件的控制方法，其中

所述半导体存储器件是在其中执行从和向由特定地址指定的存储器单元连续读取和连续写入具有预定长度的数据的半导体存储器件，

所述半导体存储器件包括：

多个存储器单元；

地址输入端子，通过所述地址输入端子地址被输入；

数据输出端子，通过所述数据输出端子具有所述预定长度的读取数据被输出；以及

数据输入端子，通过所述数据输入端子具有所述预定长度的写入数据被输入，并且

部分所述地址输入端子也被用作所述数据输出端子。

6.一种具有突发读取模式和突发写入模式的半导体存储器件，包括：

多个存储器单元；

地址输入端子，通过所述地址输入端子部分地址被输入；

输出地址共用端子，所述输出地址共用端子用作用于整个数据的输出端子，或者用作用于除了所述部分地址之外的剩余的地址部分的地址输入端子；

数据输入端子；

控制端子；

读取寄存器，所述读取寄存器的长度等于所述突发读取模式的突发长度；

写入寄存器，所述写入寄存器的长度等于所述突发写入模式的突发长度；

命令解码器，所述命令解码器解码通过所述控制端子提供的输入；

模式寄存器，通过所述输出地址共用端子，信息被输入到所述模式寄存器；以及

逻辑电路，所述逻辑电路接收所述模式寄存器的输出和所述命令解码器的输出，并且控制所述读取寄存器和所述写入寄存器。