[发明专利]静态随机存取内存宏及用以操作其的方法

说明书

技术领域

本发明一般相关于一静态随机存取内存(static random access memory，SRAM)，尤其是一双轨的静态随机存取内存。

背景技术

一般而言，SRAM往往具有积极的设计规则，以减少装置尺寸，并增加系统芯片(system on chip，SoC)解决方案的容量。因此，SRAM更易于受到制程变动的影响。另外，当工作电压伴同装置尺寸的减少而调整，晶体管的阈值电压并非以同样速率调整，这意味着芯片设计者给晶体管的电压空间较少。

伴同装置尺寸减小进行的电压调整(即，上述电压空间的减少)受限于静态噪声边际(static noise margin，SNM)。SNM是一重要的SRAM参数，它在SRAM内存单元被噪声、或交叉耦合逆变器之间的内在不平衡、和形成SRAM位的晶体管内的渗漏缺陷所扰乱时，直接测量SRAM内存单元保持一逻辑状态“0”或“1”的好坏。如果SRAM被设计为在整个工作电压范围中没有足够的SNM时，在被存取时，一SRAM位很容易被反转。当读取一位(bit)或在内存阵列的相同行(row)但不同栏(column)写入另一位，而启用(例如，高)该位的字线(word line)时，存取SRAM位。当使用一较低的电源电压(例如，Vdd)，而位线(bit line)预充电到Vdd，则SRAM电路因为SNM而有一最低的电源电压限制。

一双轨SRAM是用于避免较低电压的SNM限制。双轨SRAM特征也与动态功耗降低技术相关。在此类技术中，一部分的内存(称作内存周边逻辑电路)以一较SRAM位来得低的电源电压Vdd工作，以降低动态功耗。这种技术允许减少主动功率，同时保持足够的性能。例如，位单元可以使用另一电源电压，例如，CVdd，其中CVdd通常高于Vdd，以维持足够的SNM。

但是，当使用上述技术时，因为连接至不同电源电压(例如，Vdd和CVdd)的电路连接，在假定为关闭的一双轨SRAM电路上的一PMOS晶体管可有低于供应至PMOS晶体管源极的电源电压的一栅极电压。因此，这个PMOS晶体管没有完全关闭。因为PMOS晶体管未正确关闭，在读/写操作期间或当SRAM处于待机模式时，在电源和接地间，电流经由一直接电流路径泄漏。因此，需要一种双轨SRAM的新方法。

发明内容

本发明的目的在于提供一种静态随机存取内存宏及用以操作静态随机存取内存宏的方法。

本发明的一实施例提供一种静态随机存取内存(SRAM)宏，包含：一第一电源电压；一第二电源电压，其不同于该第一电源电压；一预充电控制器，其连接至该第二电源电压，该预充电控制器通过一位线预充电器耦接至一位线；及至少一位准位移器，其中该至少一位准位移器经调适以：(a)接收一输入电压，相较于该第二电源电压，该输入电压较接近该第一电源电压，(b)将该输入电压转换为一位准位移器输出，其具有一输出电压，相较于该第一电源电压，该输出电压较接近该第二电源电压，及(c)提供该位准位移器输出至该预充电控制器。

本发明的另一实施例提供一种用以操作静态随机存取内存(SRAM)宏的方法，包括下列步骤：输入一输入信号到该静态随机存取内存宏，其中该输入信号具有一电压位准，其实质上等于一第一电源电压；输入该输入信号的至少一部分至一位准位移器，以作为一位准位移器输入；转换该位准位移器输入至一位准位移器输出，其具有一输出电压位准，其实质上等于一第二电源电压；及输入该位准位移器输出至一预充电控制器的一输入。

本发明的又一实施例提供一种集成电路，包括：一第一电源电压；一第二电源电压，其不同于该第一电源电压；及多静态随机存取内存(SRAM)宏，每一静态随机存取内存宏包含：一字线驱动器，其连接到该第二电源电压，该字线驱动器经调适以驱动一字线，其中该字线驱动器包括一预译码器和一后驱动器；一预充电控制器，其连接至该第二电源电压，该预充电控制器通过一位线预充电器耦接至一位线；至少一位准位移器，其中该位准位移器经调适以：(a)接收一位准位移器输入，其具有一输入电压位准，相较于该第二电源电压，该输入电压位准较接近该第一电源电压，(b)将该位准位移器输入转换为一位准位移器输出，其具有一输出电压，相较于该第一电源电压，该输出电压较接近该第二电源电压，及(c)提供该位准位移器输出给该预充电控制器和该字线驱动器；及至少一内存单元阵列，其中该字线和该位线被连接到该内存单元阵列。