[发明专利]在氮化硅表面淀积氧化硅的方法

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，特别涉及一种在氮化硅表面淀积氧化硅的方法。

背景技术

化学气相沉积(CVD，Chemical Vapor Deposition)是半导体工业中应用最为广泛的用来沉积多种材料的技术之一，包括大范围的绝缘材料，大多数金属材料和金属合金材料。CVD的原理是两种或两种以上的气态原材料导入到一个反应腔内，然后他们相互之间发生化学反应，形成一种新的材料，沉积到晶片表面上。

CVD技术常常通过反应类型或者压力来分类，包括低压CVD(LPCVD)，常压CVD(APCVD)，次常压CVD(SACVD)，超高真空CVD(UHCVD)，等离子体增强CVD(PECVD)，高密度等离子体CVD(HDPCVD)以及快热CVD(RTCVD)。

SACVD被广泛地应用于沉积金属前介质(RMD，Pre-metal Dielectric)。由于四乙基正硅酸盐(TEOS，Tetraethyl orthosilicate)易于被硅基底表面物理吸附，并且具有很高的表面流动性，以四乙基正硅酸盐为反应物生成的氧化硅介质具有很好的一致性和很强的填充凹槽的能力。

现有技术的在氮化硅表面淀积作为金属前介质的氧化硅的工艺流程如图1所示，包括如下步骤：

步骤101：采用CVD方法在硅基底上淀积一层氮化硅；

步骤102：采用SACVD方法，以TEOS为反应物在所述氮化硅的上表面淀积氧化硅。

用扫描电子显微镜观察上述流程后的硅片表面发现，淀积在氮化硅之上的氧化硅薄膜表面的平整度较差，即使后续通过化学机械抛光(CMP)过程也难以使绝缘介质表面恢复平整，这将会对后续工艺造成严重的负面影响。

发明内容

本发明提供了一种在氮化硅表面淀积氧化硅的方法，包括如下步骤：

提供基底，所述基底上采用化学气相沉积方法淀积有一层氮化硅；

对所述氮化硅表面进行等离子体处理；

在所述等离子体处理后的氮化硅的上表面淀积氧化硅。

较佳地，所述对所述氮化硅表面进行等离子体处理包括：

在硅片所在反应室内通入臭氧O₃、氧气O₂、氧化氮N₂O或上述气体的混合气体，将所述气体电离得到等离子体，用所述等离子体对所述氮化硅表面进行等离子体处理。

较佳地，所述对所述氮化硅表面进行等离子体处理的持续时间为30秒至60秒。

较佳地，所述等离子体的温度为350摄氏度至480摄氏度。

较佳地，所述反应室内压强为3托至7托。

较佳地，用于将所述气体电离的RF发生器的功率为400瓦至600瓦。

较佳地，通入反应室的气体流量为10000sccm至20000sccm。

较佳地，所述在所述等离子体处理后的氮化硅的上表面淀积氧化硅为：采用次常压化学气相沉积SACVD方法，以四乙基正硅酸盐为反应物在所述等离子体处理后的氮化硅的上表面淀积氧化硅。

从以上技术方案可以看出，对所述氮化硅表面进行等离子体处理，以降低其表面的应力，这样在氮化硅表面再淀积氧化硅，能够很好地改善氧化硅的平整度。

附图说明

图1为现有技术的在氮化硅表面淀积氧化硅的工艺流程示意图；

图2为本发明实施例的在氮化硅表面淀积氧化硅的工艺流程示意图。

具体实施方式

如果用相同的反应条件，采用SACVD方法，以TEOS为反应物在硅基底上淀积氧化硅，所得到的氧化硅薄膜表面的平整度要明显好于在氮化硅表面淀积得到的氧化硅薄膜表面的平整度。通过对比分析可以推测出，氮化硅薄膜具有很高的内应力，内应力的存在会使得反应物TEOS在氮化硅薄膜表面分布不均匀，由此导致淀积的氧化硅薄膜表面不均匀。本发明提出，对所述氮化硅表面进行等离子体处理，以降低其表面的应力。

本发明实施例提出的处理流程如图2所示，包括如下步骤：

步骤201：采用CVD方法在硅基底上淀积一层氮化硅。该步骤同现有技术中淀积氮化硅的步骤。

步骤202：在硅片所在反应室内通入臭氧(O₃)、氧气(O₂)、氧化氮(N₂O)或上述气体的混合气体，将所述气体电离得到等离子体，用所述等离子体对所述氮化硅表面进行等离子体处理。

较佳地，该步骤的持续时间为30秒至60秒。

较佳地，所述等离子体的温度为350摄氏度至480摄氏度。