[发明专利]半导体光刻工艺

说明书

技术领域

本发明涉及一种用于半导体工艺的光刻工艺，尤其是涉及一种二次曝光的方法，其可延长光刻工艺中光源的寿命，但不影响电路的临界尺度(criticaldimension，CD)。

背景技术

光刻技术在集成电路芯片的制造中扮演重要的角色，而不断改良的光学投影光刻工艺可使集成电路不断细化。因此，可使集成电路产业制造出更符合成本效益且功能更强大的半导体装置。

在光学光刻工艺的领域中，以光敏材料涂布于硅晶片上且使之干燥。而后，使用曝光机，其以光源经由图案化的光掩模在晶片上曝光。于曝光后，再显影此晶片以将光掩模的图案转移至光敏材料。如此，图案化的光敏材料用于后续工艺(例如蚀刻)，以生成集成电路装置。

虽然缩短用于曝光的光线波长可细化图案，但装置中的图案缩小太快，以致于单单减少曝照光线的波长已难以跟上图案微缩的速度。因此，发展出各种改善技术，像是光学邻近效应修正以及相位移技术，来解决此问题。而极端紫外光(EUV，Extreme Ultraviolet)光刻技术更为下一世代的光刻技术，此技术是使用13.5纳米的极端紫外光波长。然而，由于极端紫外光技术需要高功率的能源，而限制了其晶片产出，故极端紫外光曝光机目前仍无法用于量产，而尚处于研发阶段。

由此可知，目前为了降低成本，在极端光刻工艺可有效率使用于量产阶段前，业界急需能够延长深紫外光(DUV，Deep Ultraviolet)光刻装置(例如KrF或ArF)的使用寿命的方法，特别是延长昂贵的准分子激光曝光机光源的使用寿命的方法。

发明内容

本发明的目的是提供改良的曝光方法，用以解决上述的问题。

本发明提出一种半导体光刻工艺包含：提供基材；在基材上形成光致抗蚀剂层；将光致抗蚀剂层曝露于第一光源下，进行相对较低剂量的全面预曝光；将光致抗蚀剂层以步进及扫瞄的方式曝露于第二光源下，进行相对较高剂量的主曝光；以及对光致抗蚀剂层进行显影工艺。

本发明亦提出一种半导体光刻工艺，包含：提供基材；涂布光致抗蚀剂层于基材上；以步进及扫瞄的方式，对光致抗蚀剂层进行微曝光，以使光致抗蚀剂层曝光于相对较低剂量的第一光源；以步进及扫瞄的方式，对光致抗蚀剂层进行主曝光，以使光致抗蚀剂层曝光于相对较高剂量的第二光源，其特征在于主曝光是利用光掩模曝光；以及对光致抗蚀剂层进行显影工艺。

附图说明

图1为根据本发明的优选实施例所绘示的使用于半导体工艺的二次曝光方法的流程图。

图2为根据本发明的又一优选实施例所绘示的使用于半导体工艺的二次曝光方法的流程图。

具体实施方式

下述实施例将描述详细细节以使本发明可据以实施，但亦存在其他实施例，其不偏离本发明精神及权利要求。晶片与基材在此包含任何结构，例如集成电路结构，其具有暴露出的表面，且具有材料层沉积于其上。基材则包含半导体晶片，但基材另可意指在制造过程中的半导体结构，且可包含制造于其上的其他层。晶片与基材二者皆包含掺杂及未掺杂的半导体、以半导体或绝缘层为基底的外延层以及其他本领域所熟知的半导体结构。以下的实施例并非用以限制本发明，而本发明的范围由权利要求所界定。本发明为一种二次曝光或多次曝光的方法，其可延长光刻工艺中曝光机光源的寿命，但不影响电路的临界尺度。虽然本文中部分的实施例以KrF(248纳米)曝光机为例，但亦可为KrF扫瞄曝光机、ArF扫瞄曝光机、F₂扫瞄曝光机、极端紫外光曝光机或电子束曝光机等，本发明不以此为限。

图1为根据本发明的优选实施例所绘示的使用于半导体工艺的二次曝光方法的流程图。如图1所示，首先，如步骤10，将光敏材料，例如为光致抗蚀剂层，涂布于半导体基材(未绘示)的主要表面上，其光致抗蚀剂层可为正型光致抗蚀剂或负型光致抗蚀剂，且光致抗蚀剂层可由传统的旋转涂布方法涂布于基材上。在形成光致抗蚀剂层后，可选择性地进行斜边清除(EBR，Edge Bevel Rinse)工艺，以清洗外围边缘部分的光致抗蚀剂层。本实施例中，光致抗蚀剂层具有使其成像的临界能量值。

如步骤11，实施光致抗蚀剂的后烤工艺，此步骤在决定显影速率及光敏材料显影的均匀性方面扮演重要的角色，此工艺中将基材置于烤盘上加热，且基材可被加热至例如105℃至130℃之间。如步骤12，在光致抗蚀剂的后烤工艺之后，进行晶边曝光工艺(WEE，Wafer Edge Exposure)，其使用例如紫外光、深紫外光或极端紫外光，曝光基材的外围环状区域。