[发明专利]节省电路面积的记忆单元

权利要求书

1.一种节省电路面积的记忆单元，其特征在于，其包含：

一第一晶体管，耦接一读取线，并受控于一字符线；

一第二晶体管，耦接该第一晶体管与一电源端之间；

一第三晶体管，耦接该第二晶体管，并受控于一位线，该第三晶体管控制该第二晶体管导通/截止；以及

一第四晶体管，耦接该第三晶体管与一写入线，并受控于该字符线。

2.如权利要求1所述的记忆单元，其特征在于，更包含：

一第五晶体管，耦接该读取线与一电源端，并受控于一读取讯号。

3.如权利要求2所述的记忆单元，其特征在于，其中该第五晶体管为一P型场效晶体管。

4.如权利要求1所述的记忆单元，其特征在于，更包含：

一第五晶体管，耦接该读取线与一低电源端，并受控于一读取讯号。

5.如权利要求4所述的记忆单元，其特征在于，其中该第五晶体管为一N型场效晶体管。

6.如权利要求1所述的记忆单元，其特征在于，其中该字符线与该位线是导通该第一晶体管、该第三晶体管与该第四晶体管，以写入资料至该第二开关与该第三开关之间。

7.如权利要求1所述的记忆单元，其特征在于，其中该字符线导通该第一开关，以读取该第二晶体管与该第三晶体管之间所储存的数据。

8.如权利要求1所述的记忆单元，其特征在于，其耦接一控制电路，该控制电路耦接该字符线、该位线、该读取线与该写入线，以控制记忆单元写入数据或读取数据。

9.如权利要求8所述的记忆单元，其特征在于，其中该控制电路包含：

一列译码器，耦接该字符线，以控制该记忆单元导通/截止；

一行译码器，耦接该位线、该读取线与该写入线；以及

一控制单元，耦接该列译码器与该行译码器，并产生一控制讯号，且传送该控制讯号至该列译码器与该行译码器，以控制该记忆单元进行读取或写入数据。

10.如权利要求1所述的记忆单元，其特征在于，其中该第一晶体管、该第二晶体管、该第三晶体管与该第四晶体管为一N型场效晶体管。

11.如权利要求10所述的记忆单元，其特征在于，其中该第一晶体管、该第二晶体管、该第三晶体管与该第四晶体管的基底耦接该电源端。