[发明专利]非易失性存储设备及其控制方法

说明书

技术领域

本发明实施例涉及存储技术领域，尤其涉及一种非易失性存储设备及其控制方法。

背景技术

目前单片FLASH的容量虽然不断增加，但在大容量存储设备中仍需要应用多片FLASH的扩展才能满足容量需求，NAND FLASH作为一种被广泛应用的、非易失性大容量存储设备，可通过控制总线集成多片FLASH以提高其容量。

图1为现有技术中NAND FLASH芯片的结构示意图，如图1所示，其结构主要由FLASH控制器、多片FLASH芯片以及连接FLASH控制器与FLASH芯片的控制总线、数据总线等构成，其中上述的数据总线可为8位，分别与FLASH控制器上的管脚IO0-IO7连接。控制总线包括一条写保护(Write Protect，以下简称：WP)控制线、一条地址锁存使能(AddressLatch Enable，以下简称：ALE)控制线、一条命令锁存使能(Command LatchEnable，以下简称：CLE)控制线、两条读写使能控制线以及若干条FLASH片选信号(Chip Enable，以下简称：CE)控制线。其中上述的两条读写使能控制线在异步(Asynchronous)模式下分为读使能(Read Enable，以下简称：RE)控制线和写使能(Write Enable，以下简称：WE)控制线；在同步(Synchronous)模式下分为时钟(Clock，以下简称：CLK)控制线和读写方向(以下简称：W/R#)控制线。

在实现本发明过程中，发明人发现现有技术中至少存在如下问题：现有技术中为每片FLASH单独设置CE控制线，对于某一特定类型的FLASH芯片，其增加一片FLASH芯片可能需要增加多条CE控制线，使得FLASH控制器的管脚资源消耗巨大，影响存储设备的可扩展性能。

发明内容

本发明实施例提供一种非易失性存储设备及其控制方法，用以解决现有技术中用户存储设备的可扩展性能差的缺陷，提高非易失性存储设备的扩展性能。

本发明实施例提供了一种非易失性存储设备，包括一个以上的FLASH芯片、FLASH控制器，以及连接所述FLASH芯片与FLASH控制器的片选信号控制线和读写使能控制线，所述片选信号控制线为总线式控制线，用于与各个所述FLASH芯片连接，并控制所述各个FLASH芯片的开启与关闭；各个所述FLASH芯片分别通过两条读写使能控制线与FLASH控制器连接，用于在FLASH控制器通过所述片选信号控制线同时开启各个FLASH芯片后，选择读写操作的目的FLASH芯片，并对所述读写操作的目的FLASH芯片进行读写操作控制。

本发明实施例还提供了一种非易失性存储设备的控制方法，包括：

通过片选信号控制线向存储设备的各个FLASH芯片发送启动信号以开启所述各个FLASH芯片，所述片选信号控制线为总线式控制线，用于与存储设备中的各个FLASH芯片连接，控制所述各个FLASH芯片的开启与关闭；

通过读写使能控制线向目的FLASH芯片发送读写操作控制信号，所述目的FLASH芯片与FLASH控制器之间通过两条读写使能控制线连接。

本发明上述实施例提供的非易失性存储设备及其控制方法，通过各个FLASH芯片共用CE控制线，对于整个存储设备而言，其需要的CE控制线数目固定，而每片FLASH芯片通过两条读写使能控制线与FLASH控制器连接，并通过上述读写使能控制线实现不同FLASH芯片的选择，对于需要的CE控制线大于2条的FLASH芯片，本实施例提供的非易失性存储设备，能够有效减少FLASH控制器上的管脚需求，提高非易失性存储设备的可扩展性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中NAND FLASH芯片的结构示意图；

图2为本发明实施例异步模式下非易失性存储设备的结构示意图；

图3为本发明实施例Toggle模式下非易失性存储设备的结构示意图；

图4为本发明实施例同步模式下非易失性存储设备的结构示意图；

图5为本发明实施例非易失性存储设备的控制方法实施例的流程示意图。

具体实施方式