[发明专利]一种半导体及其制造方法

说明书

技术领域

本发明是有关于一种半导体，且特别是有关于功率金属-氧化层-半导体晶体管、其制造方法及使用方法。

背景技术

侧向式双重扩散的金属-氧化层-半导体(LDMOS)场效晶体管(MOSFET)是一种被制造成具有共面的漏极与源极区的MOSFET。具有P通道的LDMOS装置可被称为LDPMOS装置。这些装置通常被使用于高电压应用，且当设计这种LDPMOS装置时，很重要的是让此装置具有很高的崩溃电压(BVD)，同时在操作期间也显现出低特定导通电阻(R_onsp)。通过设计具有低R_onsp与高BVD的LDPMO S装置，可在高电压应用中达到低功率损失。此外，当晶体管在饱和状态时，低R_onsp可促进高漏极电流(I_dsat)。当设计这种LDPMOS装置时会遇到的一个问题是，倾向于将BVD最大化的那些方法也倾向于对R_onsp具有负面影响，反之亦然。换言之，一种折衷方案(例如，逆关系)是典型地呈现在BVD与R_onsp的最佳化之间。

因此，在现有技术中存在有可提供在大BVD与小R_onsp之间的有效折衷的侧向式功率MOSFET配置的需求。

发明内容

本发明通过提供一种半导体结构来满足此需求，此半导体结构在崩溃电压(BVD)与特定导通电阻(R_onsp)之间显现出有效的折衷。于此依据一实施例所揭露的本发明包含一第一导电型的一衬底，而一外延层形成于衬底上方。一第二导电型的一第一阱区可能形成于外延层中，第二导电型的一第二阱区是类似地形成于外延层中，并与第一阱区隔开。第一导电型的一第三阱区可能形成于第一阱区与第二阱区之间。第一导电型的一场区可能形成于第三阱区的一表面，并与第一和第二阱区隔开，场区具有形成于其一表面上并延伸进入场区的一第一导电型态的漏极区。

本发明的另一实施例更包含第二导电型的一埋入区，其形成于外延层中并延伸进入衬底。依据本实施例，第一阱区从外延层的一表面延伸至埋入区的一上部范围(例如表面)，第一阱区覆盖于埋入区的一部分上并侧向延伸超过埋入区(例如通过埋入区的右范围)。本实施例的第二阱区也从外延层的表面延伸至埋入区上部范围，覆盖埋入区的一部分，并侧向延伸超过埋入区(例如通过埋入区的左范围)。场区与埋入区隔开。

虽然为了利用功能说明在表述上的流畅性而已经或即将说明本发明的设备与方法，但是可以很清楚理解到以下的权利要求，除非特别表示，否则不应被解释成受限于「手段」或「步骤」限定的组成，但将取决于由以下权利要求在等同定义的意思与等效设计的完整范畴。

在此说明或参考的任何特征或其组合包含在本发明的范畴之内，只要从上下文、说明书及熟习本项技术的人可清楚理解包含在任何这种组合的这些特征并不会有不一致的现象即可。此外，所说明或参考的任何特征或其组合，可能特别排除在本发明的任何实施例以外。为了总结本发明的目的，以下将说明并提及本发明的某些实施例、优点与崭新的特征。当然，我们应理解到在本发明的任何特定实施例，并不需要将所有这些实施例、优点或特征予以具体化。本发明的额外优点及实施例将从以下的详细说明及权利要求而得以更显清楚。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并结合附图，作详细说明如下：

附图说明

图1是现有技术的侧向式双重扩散的P通道金属-氧化层-半导体(LDPMOS)结构的第一示例剖面图；

图2是现有技术的LDPMOS结构的第二示例剖面图；

图3是依据本发明所制造的LDPMOS结构剖面图；

图4是显示依据本发明的LDPMOS结构的制造方法的实施例流程图；

图5A是显示在注入N型隐埋层于P型衬底之后，在早期阶段用以制造一批半导体结构的剖面图；

图5B是显示沉积P型外延层在图5A的结构上方的结果的剖面图；

图5C是描绘在图5B的结构中形成N与P阱的效应的剖面图；

图5D是显示在图5C的结构的一部分形成P场域的结果的剖面图；

图5E是具有氮化硅层图案表面的第5D图的结构剖面图；

图5F是在形成场氧化层(FOX)区于其表面上以后5D的结构剖面图；

图5G是显示在图5F的结构上形成高电压栅极结构的结果剖面图；

图5H是证明在图5G的结构上执行P与N型注入的结果的剖面图；以及