[发明专利]地址控制电路以及半导体存储装置

说明书

相关申请的交叉引用

本发明要求2009年11月12日在韩国知识产权局提交的韩国专利申请：编号10-2009-109370的优先权，其内容通过引入在此整体并入。

技术领域

本发明涉及一种半导体存储装置，以及更特别地，涉及在半导体存储装置中使用的地址控制电路。

背景技术

动态随机存取存储器(DRAM)装置通常被使用在诸如行地址路径、列地址路径和数据路径的一般信号路径。一般来说，在行地址路径上，具有下列操作：自外部所提供的地址取得一行地址，由该行地址选择一字线，以及通过感测放大器放大一连接至所选字线的存储单元的数据。一般在列地址路径上，具有下列操作：通过列地址控制电路取得从外部所提供的地址的列地址(此后，称为“列地址控制操作”)，对该行地址译码，以及通过输出使能信号选择一存储单元，其中该输出使能信号被选择性地启动。一般在数据路径上，具有下列操作：经过位线用以将数据输出至一外部系统以响应选择的输出使能信号，或者经过位线用以将外部数据储存于存储单元中。

在一般半导体存储装置中，垫片(pad)通常被设在半导体存储装置的芯片中心处，其中透过该垫片可输入及输出地址、指令及数据。然而，在用于移动设备的其它半导体存储装置中，垫片是沿着其芯片边缘而设置。例如，当接收地址以及指令的垫片设在半导体存储装置芯片的一个边缘处时，用来输入/输出数据的垫片设在该芯片的另一边缘处。

图1显示具有一般列地址控制电路的半导体存储装置。

在图1的半导体存储装置中，指令地址输入电路100设置在数据输入/输出电路101的相对边缘区域上，存储体BANK1～BANK8的存储单元阵列介于它们之间，其中该指令地址输入电路包含用以接收地址与指令的接收垫片，该数据输入/输出电路包含I/O垫片，透过该I/O垫片可输入/输出数据。在设置该指令地址输入电路100的边缘区域也包含列地址控制电路102，其中该列地址控制电路作用为用于列地址控制操作，用以自指令地址输入电路100所提供的地址A提取列地址AY。

在此半导体存储装置的结构下，在第一存储体BANK1的读取操作模式中，由该列地址控制电路102所产生的列地址AY用来经由第一列地址路径CAP1选择第一存储单元C1，以及接着藉由第一数据路径DP1自该第一存储单元C1将数据输出至数据输入/输出电路101。在第八存储体BANK8的读取操作模式中，由列地址控制电路102所产生的列地址AY经由第二列地址路径CAP2被用以选择第二存储单元C2，以及接着藉由第二数据路径DP2自该第二存储单元C2将数据输出至数据输入/输出电路101。在读取操作模式中，该列地址路径与行进方向中的数据路径相同。

同时，在第一存储体BANK1的写入操作模式中，由列地址控制电路102所产生的该列地址AY经由第一列地址路径CAP1被用以选择第一存储单元C1，以及接着藉由第三数据路径DP3将提供给数据输入/输出电路101的数据DIN存储在第一存储单元C1中。在此操作期间，因为该第一列地址路径CAP1比第三数据路径DP3短，故该列地址AY的传输时间与该输入数据DIN之间具有偏差(skew)现象。

此外，在第八存储体BANK8的写入操作模式中，由该列地址控制电路102所产生的列地址AY经由第二列地址路径CAP2被用以选择第二存储单元C2，以及接着藉由第四数据路径DP4将提供给数据输入/输出电路101的数据DIN存储于第二存储单元C2中。在此操作期间，因为第四数据路径DP4比该第二列地址路径CAP2短，故该列地址AY的传输时间与输入数据DIN之间具有偏差现象。

发明内容

因此，本发明的实施例专注于一种用以降低写入操作模式中的偏差现象的地址控制电路，以及一种包含该地址控制电路的半导体存储装置。

在一实施例中，一种地址控制电路可包含：一读取列地址控制电路，其被配置为在一读取操作模式的第一突发(burst)周期期间，从一地址产生一读取列地址；以及一写入列地址控制电路，其被配置为在一写入操作模式的第二突发周期期间，从该地址产生一写入列地址。

在另一实施例中，一半导体存储装置可包含：一指令地址输入电路，其包含一接收垫片，该接收垫片接收指令和地址；一数据输入/输出电路，其包含一I/O垫片，该I/O垫片用以输入/输出数据；以及一写入列地址控制电路，配置于与该数据输入/输出电路相同的边缘区域上，以及被配置为在写入操作模式的突发周期期间，用以自该指令地址输入电路所提供的地址产生一写入列地址。