[发明专利]一种在晶圆上淀积掺氟氧化硅薄膜的方法

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，特别涉及一种在晶圆上淀积掺氟氧化硅薄膜的方法。

背景技术

在当今的大规模半导体芯片加工中，需要用到六层以上的金属薄膜层，在这些金属薄膜层之间构造金属连线实现电连接。绝缘材料淀积在金属薄膜层之间形成电绝缘层以提供充分的隔离保护。而最上层的电绝缘层之上淀积氮化硅作为钝化保护层。

传统工艺中常用的电绝缘层是高纯度未掺杂的氧化硅。根据物理学常识，电路中信号传递的快慢，是受到电阻(R)与电容(C)的乘积所左右，RC乘积越大，速度就越慢，反之，RC乘积越小，信号传输速度就能越快，这种由于电阻和电容引起的信号传递速度的降低叫做RC延迟。

RC延迟与电绝缘层的介电常数相关，介电常数越大，则RC延迟也越大。人们发现在氧化硅中参杂一定量的氟，能够有效降低介电常数。因此用掺杂氟的氧化硅(FSG，Fluorine Silicon Glass)来代替未掺杂的氧化硅(USG，Un-doped Silicon Glass)作为金属薄膜层间的电绝缘层。

虽然FSG的介电常数随着氟的含量升高而下降，但是随着氟含量的升高，FSG对于水的吸附能力增强。而吸附在FSG中的水(H2O)会与FSG中的氟化硅发生反应，生成氟化氢(HF)和氢氧化硅(Si-OH)。氢氧化硅会发生失水反应生成水。HF和水会在最上层的掺杂氟的氧化硅与作为钝化保护层的氮化硅之间的界面上以气体的形式存在，这被称作气泡缺陷(bubble defect)。

由于上述原因，现有技术中将FSG中氟的含量限制在4.6％以下，以避免气泡缺陷的发生。

发明内容

本发明提供了一种在晶圆上淀积掺氟氧化硅薄膜的方法，可以在避免出现气泡缺陷的情况下，获得氟含量更高的掺氟氧化硅薄膜。

本发明实施例提出的一种在晶圆上淀积掺氟氧化硅薄膜的方法，包括如下步骤：

在晶圆最上层金属连线层的上表面淀积氟含量为f1的第一层掺氟氧化硅；

在所述第一层掺氟氧化硅的上表面淀积氟含量为f2的第二层掺氟氧化硅，f2＜f1。

较佳地，所述第一层掺氟氧化硅的厚度大于层间金属连线的高度，厚度取值范围为4000～10000埃。

较佳地，所述第二层掺氟氧化硅的厚度为1000～3000埃。

较佳地，所述f1的取值范围为：5.0～6.0％。

较佳地，所述f2的取值范围为4.0～4.6％。

较佳地，所述淀积氟含量为f1的第一层掺氟氧化硅的方法为：使用等离子化学气相沉积，压力控制在1～2托，高频功率为800～1500W，低频功率500～1000W，反应气体：氮气流量3000～4000sccm，SiH₄ 200～300sccm，SiF₄500～800sccm，N₂O 10000～15000sccm，反应时间为50～70秒。

较佳地，所述淀积氟含量为f2的第二层掺氟氧化硅的方法为：使用等离子化学气相沉积，压力控制在1～2托，高频功率为800～1500W，低频功率500～1000W，反应气体：氮气流量4000～5000sccm，硅烷SiH₄ 500～700sccm，四氟化硅SiF₄1000～2000sccm，一氧化二氮N₂O 10000～15000sccm，反应时间为50～70秒。

从以上技术方案可以看出，在晶圆最上层金属连线层的上表面连续淀积两层掺氟氧化硅，这两层薄膜具有不同的氟含量，且上层薄膜的氟含量较低。这样，上层薄膜就起到对下层薄膜的保护层的作用，避免下层薄膜吸附水，因此就从根源上避免了气泡缺陷的产生。而上层薄膜中的大部分会在化学机械抛光(CMP)过程中被消耗掉，这两层掺氟氧化硅薄膜整体上的介电常数基本等于下层薄膜的介电常数。这样就可以既避免气泡缺陷的产生，又获得具有较低介电常数的电绝缘层。

附图说明

图1为本发明实施例提出的一种在晶圆上淀积掺氟氧化硅薄膜的流程示意图。

具体实施方式