[发明专利]形成浅沟槽隔离结构的方法

说明书

技术领域

本发明涉及一种制造半导体元件的系统和方法，特别涉及一种制作浅沟槽隔离结构的方法。

背景技术

一般来说，浅沟槽隔离(STI)是用来分隔和隔离半导体晶片上的有源区，使有源区和有源区之间彼此隔离。形成浅沟槽隔离(STI)的方法包括蚀刻沟槽、以例如氧化物的介电材料填满沟槽和以化学机械研磨(CMP)工艺或蚀刻工艺移除任何多余的氧化物，以移除沟槽外的介电材料。此介电材料是用来使有源区之间彼此电性隔离。

以传统方法制作的浅沟槽隔离(STI)可能无法提供足够的隔离效果。对于一些产品，特别是高电压元件，浅沟槽隔离击穿电压必须高于7V。例如，N阱P⁺和相邻P阱间的击穿电压大约是7V，而许多以传统方法制作的浅沟槽隔离(STI)无法符合这个目标。一隔离效果不佳的浅沟槽隔离(STI)的元件的电性表现会被影响，且会降低元件合格率。

因此，业界需要一种新的浅沟槽隔离(STI)的制作方法，以改善基底上的元件的击穿电压。

发明内容

为克服上述现有技术的缺陷，本发明提供一种形成一浅沟槽隔离结构的方法，包括提供一基底，包括一顶部表面；形成一沟槽，从顶部表面延伸入基底中，其中沟槽具有一侧壁和一底部表面；形成一衬氧化层于侧壁和底部表面；于一等离子体环境中处理衬氧化层，等离子体环境包括NF₃、F₂和BF₂的至少一个；及于沟槽中填入一介电材料。

本发明提供一种形成一浅沟槽隔离结构的方法，包括提供一基底，包括一顶部表面；形成一沟槽，从顶部表面延伸入基底中，其中沟槽具有一侧壁和一底部表面；形成一衬氧化层于侧壁和底部表面；于沟槽中填入一介电材料；及进行一离子注入工艺，以于介电材料中形成一调整区，其中调整区包括氟基。

本发明提供一种形成一浅沟槽隔离结构的方法，包括提供一基底，包括一顶部表面；形成一沟槽，从顶部表面延伸入基底中，其中沟槽具有一侧壁和一底部表面；于一第一工艺室中形成一衬氧化层于侧壁和底部表面；在一第二工艺室中包括NF₃的等离子体环境中进行一等离子体处理，第二工艺室中不包括基底；在等离子体处理后，在第二工艺室中于沟槽中填入一介电材料。

本发明提供的方法可以改善基底上的元件的击穿电压。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：

附图说明

图1～图3B显示本发明第一实施例在各制造阶段浅沟槽隔离结构的剖面图。

图4～图6B显示本发明第二实施例在各制造阶段浅沟槽隔离结构的剖面图。

图7显示本发明第三实施例的工艺步骤的流程图。

其中，附图标记说明如下：

101～基底；102～掩模层；

103～沟槽；104～顶部表面；

105～有源区；107～侧壁；

109～底部表面；111～衬氧化层；

113～第一等离子体环境；115～介电材料；

116～浅沟槽隔离；117～氟基；

201～基底；202～掩模层；

203～沟槽；205～有源区；

207～侧壁；209～底部表面；

211～衬氧化层；213～离子注入工艺；

215～介电材料；216～浅沟槽隔离；

217～调整区；300～步骤；

310～步骤；320～步骤；

330～步骤；340～步骤；

350～步骤；360～步骤。

具体实施方式

以下将会详细讨论本发明实施例的制作和使用方法。本发明的揭示提供许多可以较宽广文字呈现的可实施的发明步骤，然而，所讨论的特定实施例仅是用来揭示制造和使用本发明的特定方法，并不用来限定本发明的范围。

图1-3B揭示本发明的第一实施例。请参照图1，其显示被一掩模层102覆盖的一基底101，其中掩模层102暴露一分隔基底101顶部表面104的有源区105的沟槽103。基底101可包括掺杂或未掺杂的硅块材，或一绝缘层上有硅(SOI)基底的有源层。一般来说，绝缘层上有硅(SOI)基底包括一半导体材料的有源层，半导体材料例如是硅、锗、硅锗、绝缘层上有硅锗(SGOI)或上述的组合。其它可用的基底包括多层基底、梯度(gradient)基底或混和方向基底。