[发明专利]非挥发性记忆体及其操作方法

说明书

技术领域

本发明涉及一种非挥发性记忆体及其操作方法，特别是涉及一种具有多个储存位置的多阶记忆胞的非挥发性记忆体及其操作方法。

背景技术

电荷捕捉记忆体(charge trapping memory)是一种利用氮化硅取代多晶硅浮置栅极作为电荷陷入层(charge trapping layer)的氮化物结构的记忆体。其中，氮化物结构的记忆胞可通过局部化的电荷陷入技术，而致使单一个NBi t记忆胞中可以有两个分离的电荷位元，进而形成所谓的单记忆胞双位元(2 bits/cell)的储存型态。此外，藉由将NBit记忆胞中的两个位元分别设定成多个程序化位准，也可致使NBit记忆胞作为多阶记忆胞(Multi-Level Cell，MLC)来使用。

在NBit记忆胞的操作上，位于同一记忆胞内的两个位元彼此会互相影响而产生读取上的误判。简言之，若是NBit记忆胞的一侧已储存一位元，则在对NBit记忆胞的另一侧进行读取(read)时，原先应为高电流的部分会有电流下降的情形，即所谓第二位元效应(second-bit effect)。也就是说，当对NBit记忆胞进行读取操作时，原先已经存在的位元会对记忆胞造成影响，而导致读取的临界电压(threshold voltage，Vt)升高。在此情况下，就容易造成读取上的误判。

图1是现有习知氮化物结构的多阶记忆胞的临界电压分布图。如图1所示，曲线110～140为记忆胞的状态分别为位准1至位准4时的临界电压分布曲线。其中，假若NBit记忆胞的第一储存位置维持在位准1，此时若将此NBit记忆胞的第二储存位置程序化至位准2时，则第一储存位置维持在位准1的临界电压分布曲线将因应第二位元效应而产生偏移，且其偏移量如曲线150所示。相似地，曲线160与170则用以表示此NB it记忆胞的第二储存位置程序化分别至位准3与位准4时，第一储存位置维持在位准1的临界电压分布曲线因应第二位元效应而产生的偏移量。

如图1所示，第二储存位置程序化至越高的位准，所造成第二位元效应也就越严重。举例来说，当第二储存位置程序化至位准4时，第一储存位置因应第二位元效应而产生的临界电压偏移曲线170将与临界电压分布曲线120部分重叠。此时，倘若对NBit记忆胞进行读取，就有可能将原本为位准1的第一储存位置误判成位准2，进而造成元件可靠度(reliability)的降低。此外，第二位元效应更减少了记忆体的读取感应裕度(sensemargin)及操作左右位元的临界电压空间(Vt window)，使得多阶记忆体的操作更加困难。

由此可见，上述现有的非挥发性记忆体及其操作方法在产品结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的非挥发性记忆体及其操作方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的非挥发性记忆体的操作方法存在的缺陷，而提供一种新的非挥发性记忆体的操作方法，所要解决的技术问题是使其可以提升记忆体的可靠度，非常适于实用。

本发明的另一目的在于，克服现有的非挥发性记忆体存在的缺陷，而提供一种新的非挥发性记忆体，所要解决的技术问题是使其可以避免记忆体因应第二位元效应而导致读取错误的问题，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆体的操作方法，适用于具有一第一储存位置与一第二储存位置的多阶记忆胞，且所述非挥发性记忆体的操作方法包括下列步骤。设定一主要电压分布群组与多个次要电压分布群组，以定义N个位准其中主要电压分布群组与这些次要电压分布群组各自包括对应所述N个位准的N个临界电压分布曲线，N为大于2的整数。再者，依据一程序化指令而从所述N个位准中选出一第一操作位准与一第二操作位准。参照主要电压分布群组中对应第一操作位准的临界电压分布曲线，将第一储存位置程序化至第一操作位准。此外，依据第一操作位准从这些次要电压分布群组中选取其一，并参照所选取的次要电压分布群组中对应第二操作位准的临界电压分布曲线，将第二储存位置程序化至第二操作位准。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。