[发明专利]一种恒流驱动芯片上电复位电路

说明书

技术领域

本发明涉及集成电路设计领域，尤其涉及的是一种恒流驱动芯片上电复位电路。

背景技术

对于一般的电路系统而言，在上电初期，电源电压还未达到稳定的预期状态，因此，许多电路元器件(例如半导体器件等)以及电路节点的电压和逻辑状态是不稳定的。如果在上电初期电器元器件或电路节点的电压或逻辑状态发生改变，那么电路系统很可能产生不期望的错误，影响上电后的正常运行。为了使电路系统在每次上电后都能从设计者所期望的状态开始操作，一般的做法是利用一个专门的上电复位电路在上电初期产生一个复位信号(一般称之为“POR”信号)，在电源稳定后的一段时间内，该复位信号可强制电路系统处在设计者所期望的初始状态，待复位信号的有效期结束后，电路系统再从所期望的初始状态开始运行。

图1揭示了一种现有上电复位电路，其包括由电阻R1、电容C1组成的延迟电路100以及方波整形电路101。电阻R1的输入端接电源VDD，其输出节点102分别接电容C1与方波整形电路101。方波整形电路101可以是业界习知电路，在此不做赘述。

图1揭示的上电复位电路有如下两个缺点：

第一，由于电源VDD的上升速度取决于诸多因素，例如，所使用电源的瞬态响应和输出阻抗，电源和电路系统之间连接线的电阻，电源和地之间的电容的大小，电路系统初始耗电电流的大小等等，当电源VDD的上升时间比电阻R1、电容C1的延迟时间还长的情况下，将不存在T1时间段，即，在电源VDD处于稳定状态时，POR1信号已经处于高电平状态，此时，高电平电压即为电源VDD的实际输出电压，二者沿斜线同步上升，因此，上电复位信号POR1也就没能在预期的时间内有效地产生；如果要在集成电路中保证延迟电路100的延迟时间远大于电源VDD的上升时间，仅仅依靠集成电路内部的电阻R1和电容C1很难实现，除非在集成电路外围使用兆欧姆级的电阻和微法拉级的电容，这样就会占用一个集成电路管脚，增加集成电路外围元件的数量，而且，由于电源VDD上升速度的不确定性，并不能保证电路系统在所有情形下上电复位信号都能有效地产生。

第二，如果电源VDD突然掉电，电容C1储存的电荷需经电阻R1泄放到电源VDD，由于电阻R1与电容C1的值都较大，因此，电容C 1储存的电荷需要较长时间才能放完。如果电源VDD掉电后很快再次上电，则由于电容C1储存的电荷来不及放完，所以节点102的电压较高，使得方波整形电路100始终输出高电平，上电复位信号POR1也不能有效地产生。

图2揭示了另外一种较为常见的上电复位电路，其包括电压监测器200、延时电路201以及逻辑运算器202。电压监测器200用于监测电源VDD，当电源VDD的电压低于电压监测器200的门限值Vg时，其输出POR2为零(低电平)，当电源VDD高于电压监测器200的门限值Vg时，POR2为电源VDD的电压(高电平)。POR2在延时电路201中产生延时信号POR3(延时时间为T3)，POR2和POR3均输入至逻辑运算器202中进行“与”运算，最终产生出真正的复位信号POR4。在第一次上电、掉电、再上电等过程中，POR4都可以有效产生。但是，此类上电复位电路也有一些问题：

第一，电压监测器200的内部结构比较复杂，一般包括参考电压产生电路、电源分压电路、比较器等，这些电路都会消耗静态电源电流，从而在一定程度上增加电路系统的功耗，尤其是当电路系统待机状态时，这部分增加的功耗可能较为突出。

第二，电压监测器200的门限值Vg较难选择：设置过高，电路系统运行过程中一旦电源VDD产生波动，就可能触发电压监测器200，使电路系统发生错误复位，带来严重的后果，而且，在大多数情况下，设计者的初衷是希望电路系统在较宽的电源电压范围内都能够正常工作；如果把电压监测器200的门限值Vg设置过低，在很多情况下又不能起到对电路系统进行强制复位的作用。

因此，图2中揭示的上电复位电路不仅功耗大，而且其性能也不稳定。

综上所述，提供一种性能可靠、功耗较低的上电复位电路实属必要。

发明内容

本发明所要解决的技术问题是提供一种性能稳定，复位电压范围可调节的、功耗较低的上电复位电路。

本发明的技术方案如下：

一种恒流驱动芯片上电复位电路，包括：电源跟随控制模块、施密特触发模块和反相模块；所述电源跟随控制模块，用于在电源电压VDD波动时，控制所述施密特触发模块的触发端电压跟随电源电压VDD变化；所述施密特触发模块，用于根据所述触发端电压输出上电复位信号；所述反相模块，用于将所述上电复位信号反相输出。