[发明专利]具有低栅极输入电阻的功率半导体组件及其制作方法

权利要求书

1.一种具有低柵极输入电阻的功率半导体组件，其特征在于，包括：

一基底，该基底上定义有一主动区与一柵极金属区，且该主动区的该基底中具有至少一柵极汇流沟道与多个组件沟道，其中该柵极汇流沟道延伸至该柵极金属区，且该些组件沟道与该柵极汇流沟道相连接；

至少一沟道式晶体管，设置于该主动区的该基底中且设置于该柵极汇流沟道的至少一侧；

一导电层与一金属接触插塞，堆栈设置于该柵极汇流沟道中；

一绝缘层与一层间介电层，设置于该基底上，其中该绝缘层完全覆盖该主动区的该金属接触插塞，且部分覆盖该柵极金属区以暴露位于该柵极金属区的部分该金属接触插塞，而该层间介电层覆盖该导电层；以及

一图案化金属层，设置该层间介电层与该绝缘层上，其中该图案化金属层包括一柵极金属层与一源极金属层分别设置于该柵极金属区与该主动区，且该柵极金属层电性连接至该金属接触插塞用以提供一柵极电压，而该源极金属层覆盖于该绝缘层上且电性连接至该沟道式晶体管用以提供一源极电压。

2.如权利要求1所述的功率半导体组件，其特征在于，该导电层同时设置于该些组件沟道中。

3.如权利要求2所述的功率半导体组件，其特征在于，另包括一柵极绝缘层设置于该柵极汇流沟道与该些组件沟道的表面，用以隔绝该导电层与该基底。

4.如权利要求1所述的功率半导体组件，其特征在于，另包括至少一源极接触插塞，设置于任两相邻的该组件沟道之间，且电性连接至该源极金属层。

5.如权利要求1所述之功率半导体组件，其特征在于，另包括一漏极金属层设置于该基底相对于该图案化金属层的一面上。

6.如权利要求1所述的功率半导体组件，其特征在于，该导电层包括掺杂多晶硅，而该金属接触插塞包括钨。

7.一种具有低柵极输入电阻的功率半导体组件的制作方法，其特征在于，包括：

提供一基底，该基底上定义有一主动区与一柵极金属区，且该主动区的该基底中具有至少一柵极汇流沟道与多个组件沟道，其中该柵极汇流沟道延伸至该柵极金属区，且该些组件沟道与该柵极汇流沟道相连接；

于该柵极汇流沟道中形成一导电层，并于该导电层上覆盖一层间介电层；

于该层间介电层与该基底中形成一金属接触插塞，其中该金属接触插塞设置于该柵极汇流沟道中，并由该主动区延伸至该柵极金属区；

蚀刻部分该金属接触插塞以形成一凹槽，该凹槽延伸至该柵极金属区；

于该凹槽中填入一绝缘层，以完全覆盖该主动区的该金属接触插塞；以及

形成一图案化金属层于该绝缘层与该层间介电层上，其中该图案化金属层包括一柵极金属层与一源极金属层，分别设置于该柵极金属区与该主动区，且该柵极金属层电性连接至该金属接触插塞，而该源极金属层覆盖于该绝缘层上。

8.如权利要求7所述的制作方法，其特征在于，该导电层同时形成于该些组件沟道中。

9.如权利要求8所述的制作方法，其特征在于，另包括分别于该柵极汇流沟道与该些组件沟道的表面形成一柵极绝缘层，用以隔绝该导电层与该基底。

10.如权利要求7所述的制作方法，其特征在于，另包括于该层间介电层与该基底中形成多个源极接触插塞，其中各该源极接触插塞设置于该两组件沟道之间且电性连接至该源极金属层。

11.如权利要求10所述的制作方法，其特征在于，该些源极接触插塞与该金属接触插塞是同时形成。

12.如权利要求11所述的制作方法，其特征在于，形成该金属接触插塞与该些源极接触插塞的步骤包括：于该层间介电层与该基底中形成至少一第一接触孔与多个第二接触孔；于具有该第一接触孔与该些第二接触孔的基底上形成一金属接触层；以及

平坦化该金属接触层，使该金属接触层与该层间介电层具有一平坦表面且形成该金属接触插塞与该些源极接触插塞。

13.如权利要求10所述的制作方法，其特征在于，该些源极接触插塞与该源极金属层同时形成。