[发明专利]防止浮体及自加热效应的MOS器件结构及其制备方法

说明书

技术领域

本发明涉及一种MOS器件结构及其制作工艺，尤其涉及一种防止浮体效应(Floating Body Effect)及自加热效应(Self-heating Effect)的MOS器件结构及其制作工艺，属于半导体制造技术领域。

背景技术

SOI(Silicon On Insulator)是指绝缘体上硅技术，由于SOI技术减小了源漏的寄生电容，SOI电路的速度相对传统体硅电路的速度有显著的提高，同时SOI还具有短沟道效应小，很好的抗闭锁性，工艺简单等一系列优点，因此SOI技术已逐渐成为制造高速、低功耗、高集成度和高可靠超大规模硅集成电路的主流技术。然而，SOI器件存在浮体效应及自加热效应，它们会导致器件性能的退化，严重影响器件的可靠性，当器件尺寸缩小时，其负面影响显得更为突出，因此大大限制了SOI技术的推广。SOI中埋氧层(BOX)的隔离作用，使得体区处于悬空状态，碰撞电离产生的电荷无法迅速移走，导致了SOI器件的浮体效应。另外，埋氧层的热导率很低，因此使SOI器件存在自加热效应，当SOI器件工作时，埋氧层热阻大，器件温度过高，从而影响了器件性能。

近年来，为了克服上述问题，新型的器件结构SON(Silicon On Nothing)和DSOI(Drain/source On Insulator)等相继被提出。美国专利号为7361956的发明专利《Semiconductor device having partially insulated field effect transistor(PIFET)and method of fabricating the same》就公开了一种部分绝缘隔离的场效应管及其制作方法。该结构在沟道下方开设了窗口，使沟道区与衬底连通，可消除浮体效应，而器件工作时产生的热量也可以通过沟道下的衬底传导出去，从而有效抑制自加热效应，其源漏区与半导体衬底之间设有埋层空隙隔离区，可减小源漏的寄生电容。然而，这种结构的制造工艺较为复杂，需要在沟道位置开设窗口再填充半导体材料与衬底连通，这种复杂的工艺，在器件尺寸进一步缩小时，将面临挑战。

在此，本发明将提出另一种新型的可以防止浮体效应及自加热效应的MOS器件结构及其制作工艺，其制造工艺简单，器件可靠性强。

发明内容

本发明要解决的技术问题在于提供一种防止浮体及自加热效应的MOS器件结构及其制备方法，可在防止浮体效应及自加热效应的同时减小源漏区的寄生电容。

为了解决上述技术问题，本发明采用如下技术方案：

一种防止浮体及自加热效应的MOS器件结构，包括：Si衬底、有源区、栅区、绝缘埋层、SiGe隔层和浅沟槽隔离结构；所述有源区位于Si衬底之上，所述有源区包括沟道以及分别位于沟道两端的源区和漏区；所述栅区位于沟道之上；所述有源区与Si衬底由所述绝缘埋层和SiGe隔层隔开，所述SiGe隔层设置在沟道中部与Si衬底之间，所述绝缘埋层设置在所述源区、漏区以及沟道两侧与Si衬底之间，将所述SiGe隔层包围；对于NMOS器件，SiGe隔层采用P型的SiGe材料；对于PMOS器件，SiGe隔层采用N型的SiGe材料；所述浅沟槽隔离结构设置在有源区周围。

一种上述防止浮体及自加热效应的MOS器件结构的制备方法，包括以下步骤：

步骤一、在Si衬底上依次外延生长SiGe层和Si层；

步骤二、刻蚀所述SiGe层和Si层，并进行掺杂，使它们在Si衬底上形成第一导电类型SiGe层和第一导电类型Si层，所述第一导电类型Si层用于形成有源区；

步骤三、在第一导电类型Si层上涂覆光刻胶，使其覆盖用于形成沟道的区域表面，然后利用选择性刻蚀技术去除位于第一导电类型Si层之下的部分第一导电类型SiGe层以形成SiGe隔层，使第一导电类型Si层中用于形成源区和漏区的区域下方以及用于形成沟道的区域两侧下方悬空；

步骤四、去除光刻胶，并在Si衬底上方的SiGe隔层和第一导电类型Si层周围填充绝缘介质；

步骤五、在第一导电类型Si层上制作栅区，并通过掺杂工艺在第一导电类型Si层中形成第二导电类型的源区及漏区，完成MOS器件结构。