[发明专利]半导体元件的制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，特别涉及一种鳍式场效应晶体管装置及其制造方法。

背景技术

随着半导体制造技术的快速发展，鳍式半导体元件例如鳍式场效应晶体管(FinFET)已越来越受到重视，理由是上述元件可增加整合度，且提供更高的微型化。鳍式元件一般包括一窄且高的半导体鳍，形成于一基底上方，基底可以是一半导体基底或一绝缘基底。鳍式元件可提供以下优点：使用鳍的晶体管栅极是使用鳍的侧壁和顶部提供电流，可提供的栅极宽度远较直接形成于基底上的晶体管大，因此可改善元件的速度。此晶体管的源极和漏极也沿着鳍元件形成。

类似于形成在基底表面的传统晶体管，形成鳍的半导体材料可于其中掺入掺杂物，鳍的半导体的表面作为沟道，鳍式场效应晶体管的源极和漏极沿着电流的方向设置。一般是使用离子注入工艺掺入上述掺杂物步骤。此掺杂工艺的一步骤是进行轻掺杂漏极(LDD)注入工艺，通过离子注入技术将掺杂物以离子的型态，注入半导体的表面。上述的注入工艺可使用倾斜角度离子注入工艺，但其会受到半导体鳍高宽比和紧密排列的限制，而无法完整地和均匀地注入鳍的侧边，形成均匀的掺杂轮廓，且上述工艺进一步受限于用来隔离注入鳍、防止邻近其它型态的鳍受到注入的掩模材料(一般为图案化光致抗蚀剂)。一般是对一种型态的鳍(用于N型元件的鳍)进行注入，而另一型态的鳍(用于P型元件的鳍)以掩模材料覆盖，以防止受到注入。传统的方法没有提供足够高的注入角度，以将注入掺杂物完整地和均匀地注入半导体鳍的侧壁，以提供均匀的掺杂分布。此限制如图1所示，其显示传统的工艺。

图1显示一基底101，包括半导体鳍105、107，形成于表面103上方。半导体鳍105可为用于特定应用及/或特定工艺(例如N型晶体管)的第一型态的鳍，半导体鳍107可为用于特定应用及/或特定工艺(例如P型晶体管)的第二型态的鳍。半导体鳍105的工艺和半导体鳍107的工艺分开，且彼此分开一分隔距离161。

图1显示以光致抗蚀剂图案109覆盖半导体鳍107，对半导体鳍105进行一注入工艺的传统范例。在传统技术中，光致抗蚀剂图案109的边缘123位在半导体鳍105和107的中间。掺杂工艺将掺杂物以激化离子的型态，注入半导体鳍105的顶部121和侧壁119，而半导体鳍107被覆盖，没有进行离子注入工艺。倾斜角度注入工艺以平行的箭头113表示，指出注入的方向。可以观察到的是，注入角度117会受到邻近覆盖半导体鳍的光致抗蚀剂图案109的限制。该光致抗蚀剂图案是用来避免掺杂物注入覆盖的半导体鳍107，覆盖且侧向延伸超过半导体鳍107。业界需要一种新的技术，其对于任何高度111的光致抗蚀剂图案和任何半导体鳍105和半导体鳍107的距离161，皆可增加注入角度117，以完整地和均匀地将掺杂物注入半导体鳍中。

发明内容

有鉴于此，本发明提供一种半导体元件的制造方法，包括以下步骤：提供多个第一半导体鳍和多个第二半导体鳍于一基底的表面上方；以一掩模材料覆盖部分但非所有的第一半导体鳍；及使用具有一角度的注入工艺进行注入，借以使所有上述第一半导体鳍被掩模材料阻挡，没有进行注入，且使所有的第二半导体鳍被注入。

本发明提供一种半导体元件的制造方法，包括：提供一具有一晶片表面的晶片、多个形成于晶片表面上方的第一鳍，和多个形成于晶片表面上方的第二鳍；形成一光致抗蚀剂图案于晶片上方，光致抗蚀剂图案覆盖部分但非所有的第一鳍，其中最靠近上述第二鳍的第一鳍没有被光致抗蚀剂图案覆盖，且上述第二鳍没有被光致抗蚀剂图案覆盖；及使用一倾斜角度注入上述第二鳍。

本发明提供一种半导体元件的制造方法，包括：提供一具有一晶片表面的晶片、多个形成于晶片表面上方的第一鳍，和多个形成于晶片表面上方的第二鳍，上述第二鳍包括一最靠近上述第一鳍的最外第二鳍；形成一光致抗蚀剂图案于晶片上方，光致抗蚀剂图案不覆盖上述第一鳍，覆盖至少一些第二鳍，且其中光致抗蚀剂图案包括一边缘，边缘位于(1)最外第二鳍上方，或(2)介于最外第二鳍和上述多个第一鳍间，且边缘与最外第二鳍的距离小于其与上述第一鳍的距离；及使用一倾斜角度注入上述第一鳍。

本发明的一特征是，在一倾斜角度的注入工艺中，对于既定的图样型态，特别是既定排列的半导体鳍(例如不同型态半导体鳍间的既定间距)，可达成较大的注入角度。换言之，相对于半导体鳍侧壁表面的注入方向(通常是指倾斜或注入的角度)较接近垂直半导体鳍的侧壁表面。通过提供更高的倾斜或注入角度，达成期望的掺杂轮廓和期望的掺杂分布，借以改进元件的效能。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，进行详细说明。