[发明专利]半导体器件及其制造方法

说明书

本发明涉及母案为如下申请的分案申请：

申请日：2006年10月8日

申请号：200610172953.1

发明名称：半导体器件及其制造方法

技术领域

本发明涉及一种半导体器件及其制造方法，特别地涉及一种SRAM的结构及其制造方法。

背景技术

伴随着半导体器件的高度集成化，不断缩小以SRAM(Static RandomAccess Memory：静态随机存取存储器)等为代表的半导体存储器的尺寸。伴随于此，不断缩小搭载在半导体存储器上的元件的尺寸或者布线的间距。

在专利文献1中，公开了一种用于缩小针对1位由6个晶体管构成的SRAM的单元面积的布局图。

图17中示出了上述SRAM的常规布局图。在此图中，示出了SRAM的1位部分的存储单元。以中心点E为点对称的中心配置了各个元件。

在存储单元区域C的内部，设置有源区1a～1d。设置栅极2a，以便横切有源区1a；设置了栅极2b，以便横切有源区1a、1b。

设置了公共触点3(以下，称为SC)，以便连接有源区1b和栅极2c。在栅极2a中，设置了触点4a。在有源区1a中，设置了触点4b、4c、4d。在有源区1b中，设置了触点4e。

分别设置了金属布线5b、5c、5d、5e，以便覆盖触点4b、4c、4d、4e。

有源区1a通过触点4c、金属布线5b、SC 3与有源区1b连接。有源区1b通过SC 3与栅极2c连接。

专利文献1：特开平10-178110号公报

在上述半导体器件中，在栅极2a和栅极2b之间，配置了触点4c。由此，就难于缩小栅极2a和栅极2b的间隔t1。

发明内容

为了解决上述问题而实施本发明，本发明的目的在于，在夹持于存储单元区域内的2个栅极间的部分中设置了布线的半导体器件中，减少存储单元区域的面积。

本发明的半导体器件，其特征在于，包括：第一有源区，设置在基板上的存储器区域内；第二有源区，设置在通过元件隔离与上述第一有源区进行隔离、比上述第一有源区内更靠近上述存储器区域中心的位置处；第一栅电极，横切上述第一有源区；第二栅电极，与上述第一栅电极隔离并横切上述第一有源区及上述第二有源区；第一漏极单元，在上述第一有源区中，在上述第一栅电极和上述第二栅电极之间露出；第二漏极单元，在上述第二有源区中，连接到上述第二栅电极的上述第一漏极单元侧；第一布线，连接上述第一漏极单元和上述第二漏极单元；第三栅电极，与上述第一栅电极及上述第二栅电极隔离、其端部面对上述第一栅电极的上述第二有源区侧的端部；以及第二布线，连接上述第二漏极单元和上述第三栅电极，在上述第一栅电极和上述第二栅电极之间，不设置用于使上述第一布线与上层布线进行连接的触点。

此外，本发明的半导体器件的制造方法，其特征在于，包括：在基板上的存储器区域内形成第一有源区和第二有源区的工序，第二有源区位于通过元件隔离与上述第一有源区进行隔离、比上述第一有源区内更靠近上述存储器区域中心的位置；形成第一栅电极、第二栅电极和第三栅电极的工序，该第一栅电极横切上述第一有源区，该第二栅电极与上述第一栅电极隔离并横切上述第一有源区及上述第二有源区，该第三栅电极与上述第一栅电极及上述第二栅电极隔离、其端部面对上述第一栅电极的上述第二有源区侧的端部、比面对上述第二有源区的上述第一栅电极的端部，从上述第一栅电极更往后退；形成第一漏极单元和第二漏极单元的工序，该第一漏极单元在上述第一有源区中，在上述第一栅电极和上述第二栅电极之间露出，该第二漏极单元在上述第二有源区中，与上述第二栅电极的上述第一漏极单元侧连接；形成第一布线的工序，该第一布线连接上述第一漏极单元和上述第二漏极单元；以及形成第二布线的工序，该第二布线连接上述第二漏极单元和上述第三栅电极。

以下详细说明本发明的其它特征。

根据本发明，在夹持于存储单元区域内的2个栅极间的部分中设置了布线的半导体器件中，通过采用不设置用于将上述布线与更上层的布线连接的触点的结构，就能够减少存储单元的面积。

附图说明

图1是根据实施方式1的半导体器件的示意图。

图2是根据实施方式1的半导体器件的制造方法的示意图。

图3是根据实施方式1的半导体器件的制造方法的示意图。

图4是根据实施方式1的半导体器件的制造方法的示意图。

图5是根据实施方式1的半导体器件的制造方法的示意图。

图6是根据实施方式1的半导体器件的变形例的示意图。