[发明专利]使用低K电介质的集成电路系统及其制造方法

说明书

技术领域

本发明是关于集成电路系统，更特别是关于使用低k介电质的集成电路系统。

背景技术

集成电路应用在今日许多消费者电器中，例如行动电话、摄影机、可携式音乐播放器、打印机、计算机、行动定位装置等。集成电路可包含组合主动装置、被动装置与它们的互连。

对于更高密度与更高效能集成电路的需求日益增加，驱使市场寻求制造次微米尺寸的低电阻金属化图案，例如铜互连。不幸的是铜冶金的主要挑战之一是一般的电浆蚀刻技术无法轻易将它图案化。为了克服这个问题，电路设计者已经使用镶嵌工艺，在集成电路中形成需要的通孔与互连。

镶嵌工艺典型是以沉积电介材料开始，沉积的电介材料被图案化与蚀刻，在电介质中形成孔或沟槽。接着再用金属的包覆沉积(blanketdeposit)填充这些孔或沟槽，接着再将金属向下平坦化至电介质，从而定义电介质中的金属互连。典型地，通过化学机械平坦化(CMP)工艺，移除电介质上所形成过多的金属材料。不幸的是CMP工艺与光阻图案化会破坏软的、低模块与多孔的低K电介质层。因此，许多先钱的方法已经使用额外步骤形成应罩幕层，用以保护这些低K电介质层，但是这会提升绝缘材料的整体有效电介常数(K)。有效电介常数(K)的增加会破坏在第一位置使用低K电介质层的目的，所述目的是要降低所述层的电容，从而较佳隔离所述层中的金属结构。

其它尝试改善铜互连信任度已经聚焦在铜表面钝化。这技术典型在抛光的铜互连上使用化学蒸气沉积(CVD)薄电介质层。通常，薄电介值可包含硅氮化物或是氮掺杂的硅碳化物，其中由于电容需求与工艺控制，氮掺杂的硅碳化物已经取代90nm以上的硅氮化物。不幸的是当技术节点持续减少时，铜互连的CVD钝化无法提供足够的信赖度。

因此，仍然需要可信赖的集成电路系统、制造方法与装置设计，其中集成电路系统具有改良的金属互连信赖度。有鉴于日益增加的商业竞争压力，随着增加的客户期望与市场中有意义的产品分化机会逐渐减少，重要的是寻求这些问题的答案。此外，减少成本、改善效率与效能以及符合竞争压力的需求更增急迫需要寻求这些问题的答案。

长期寻求这些问题的解答，但习知发展并未教示或建议任何解答，因此已长期困扰熟知此技艺的人士。

发明内容

本发明提供制造集成电路系统的方法，该方法包含：制造具有集成电路的基板；在所述集成电路上提供低K电介质层；在所述集成电路上所述低K电介质层中形成通孔与沟槽；通过化学机械平坦化(CMP)工艺形成结构表面；以及提供直接注入物至所述结构表面，用于形成注入物层以及金属钝化层，包含修复由所述CMP工艺造成对所述低K电介质层的破坏。

本发明提供集成电路系统，包含具有集成电路的基板；低K电介质层用于所述集成电路上；所述集成电路上的通孔与沟槽；在所述通孔、所述沟槽与所述低K电介质层上通过化学机械平坦化(CMP)工艺所形成的结构表面；以及通过直接注入物经过所述结构表面所形成的注入物层与金属钝化层。

除了上述内容或置换上述内容，本发明的一些实施例具有其它步骤或组件。对熟知此技艺的人士而言，在阅读下列详细说明并参阅附随图式后，所述步骤或组件是明显的。

附图说明

图1是部分横切面示意图，说明根据本发明一实施例中具有低K电介质的集成电路系统。

图2是部分横切面示意图，说明化学机械平坦化(CMP)工艺中具有低K电介质的集成电路系统。

图3是说明在平坦化工艺后，图2集成电路系统的结构表面部分的化学键结。

图4是部分横切面示意图，说明掺质注入物工艺中图2的集成电路系统。

图5是说明在平坦化工艺与植工艺程后，图2集成电路系统的结构表面部分的化学键结。

图6是部分横切面示意图，说明本发明实施例中具有低K介电质的集成电路系统。

图7是部分横切面示意图，说明本发明另一实施例中具有低K介电质的集成电路系统。

图8是说明在注入工艺后，图7集成电路系统的结构表面116部分的化学键结。

图9是部分横切面示意图，说明本发明另一实施例中具有低K介电质的集成电路系统。

图10是部分横切面示意图，说明本发明另一实施例中具有低K介电质的集成电路系统。

图11是流程图，说明本发明实施例中制造集成电路系统的方法。

具体实施方式

下列实施例足以详细使得熟知此技艺的人士制造与使用本发明。可据以了解以本揭露内容为基础的其它实施例，以及不需脱离本发明范围的系统、工艺或机械变化。