[发明专利]应用于通信时钟恢复的频率锁定方法及其电学器件结构

说明书

技术领域

本发明涉及一种数据通信领域中的时钟恢复技术，特别涉及一种利用最大频率相关性获取时钟恢复的频率锁定技术。

背景技术

在包括数据通信的许多应用中，适当的时钟频率和相位校准是在对数据进行处理前由时钟恢复模块进行的。在相对较低的数据速率和时序要求宽松的系统中，系统发送时钟信号作为一个单独的信号数据位。接收器可直接使用时钟校准模块，如锁相回路(PLL)或延迟锁定回路(DLL)，产生适当的时钟信号采样接收数据信号。这已被广泛应用于数据通信，如PCI技术。

在高数据传输速率和时序严格的系统中，如应用高速PCI-Express的串行数据通信系统，在系统中使用独立的时序信号线与数据线同时进行传输将造成硬件和功耗的大量消耗。一个有吸引力的选择是：将时钟信号嵌入到传输数据流中，并在接收器采用时钟恢复电路来提取数据中嵌入的时钟信息。

现代高速数据通信系统的设计，广泛采用了在发射端原始数据流中嵌入时钟并在接收端恢复时钟的方式，使得该系统消除了对单独的计时通道的需要。它提供了更高的数据率，更好的可靠性，降低噪音的产生，提高抗噪声性能、降低功耗和成本。

在一般情况下，接收器的时钟频率可以与发送器的时钟频率不同。可以使用不同类型的鉴频鉴相器(PFD)，如Hogge类型或是Alexander类型或过采样型鉴频鉴相器。由于数据的随机性和鉴频鉴相器比较小的增益，这些鉴频鉴相器具有非常有限的频率捕获范围。因此，需要高精确度的时钟源，如晶体振荡器来减小发送器和接收器间的频率差异。为了避免采用这种高成本的方案，需要寻求一种具有很宽的频率捕获范围的时钟恢复技术。

发明内容

鉴于上述现有技术需求，本发明的目的是提出一种应用于数据通信时钟恢复的频率锁定方法及其电学器件结构，解决减小发送器与接收器间的频率差异。以适应高数据传输率和时序严格的系统通信之用。

本发明的第一个目的，将通过以下技术方案得以实现：

应用于通信时钟恢复的频率锁定方法，其特征在于包括步骤：

I、调节本地时钟发生器的输出频率及相位；

Ⅱ、在预设的范围内扫描本地时钟发生器，比对并确定本地时钟发生器输出与接收信号内嵌时钟的即时相位误差；

Ⅲ、累加或滤波一段预设时间内本地时钟发生器输出在不同频率点的即时相位误差，其中所述预设时间远长于相位误差噪声的采样间隔；

Ⅳ、基于最大似然法，通过查找累加或滤波的各相关频率点，确定最大似然发生的频率点，并将该频率点锁定为本地时钟发生器的输出频率；

V、启动时钟恢复环路进行频率及相位锁定。

进一步地，上述应用于通信时钟恢复的频率锁定方法，通过计算机运行，累加或过滤的即时相位误差及对应的扫描频率点均存储在计算机的可读介质中，以供调用查找。

进一步地，上述应用于通信时钟恢复的频率锁定方法，步骤Ⅱ中对本地时钟发生器进行扫描采用的是均匀步长、非均匀步长、步长单调增减或步长非单调增减的任一方式。而扫描本地时钟发生器并确定即时相位误差是通过鉴频鉴相器实现的，其输入端分别接收本地时钟发生器的输出及接收信号，且其输出端产生数字化或模拟化的即时相位误差信号。

更进一步地，上述应用于通信时钟恢复的频率锁定方法，其中该鉴频鉴相器输出数字化的即时相位误差信号，经数模转换后供给模拟最大似然检测；或输出模拟化的即时相位误差信号，经模数转换后供给数字最大似然检测。

进一步地，上述应用于通信时钟恢复的频率锁定方法，步骤Ⅱ中所述即时相位误差的输出经滤波器降噪。

本发明的第二个目的，其得以实现的技术手段为：

应用于通信时钟恢复频率锁定的电学器件结构，其特征在于：该时钟恢复频率锁定电学器件结构包括本地时钟发生器、鉴频鉴相器、滤波器、累加/过滤器及最大似然检测器，其中所述鉴频鉴相器的输入端分别连接本地时钟发生器的输出及接收信号，鉴频鉴相器的输出之一经滤波器反馈至本地时钟发生器，而另一输出顺次连接至累加/过滤器及最大似然检测器；所述最大似然检测器输出连接至本地时钟发生器。

进一步地，前述应用于通信时钟恢复频率锁定的电学器件结构，其中本地时钟发生器的输入端外接有一个重置开关。

进一步地，前述应用于通信时钟恢复频率锁定的电学器件结构，其中所述鉴频鉴相器输出N比特即时相位误差数据，在鉴频鉴相器与最大似然检测器之间连接有N比特模数或数模转换器件。

本发明的技术方案应用实施后，较之于现有技术突出的技术效果为：