[发明专利]使用独立读出放大器电压的存储器读取方法

说明书

技术领域

本发明总的来说涉及集成电路，更具体地说，涉及存储电路。

背景技术

单端读出结构可以存在于包括只读存储器(ROM)、随机存取存储器(RAM)、或设计用于简化读出结构的其它多端口寄存器组的存储器中。在一些方法中，该单端读出器也不具有与相关的双端读出器不匹配的读出放大器(SA)配对器件。然而，用于读取“0”操作(主动地拉到低电平)的噪声容限窗口通常小于用于读取“1”(保持在预充电状态)的窗口。

为了平衡读“0”和读“1”的噪声容限窗口，用于感应的逻辑门通常是“高偏差(high skewed)”(较高的P/N比，即，I_sat P/I_sat N)的，以改变读出放大器的跳变点(即，输出被确定为是逻辑0或是逻辑1的输入电压电平)。例如，可以使用不同的器件尺寸、PMOS平行度或NMOS堆叠来改变P/N比。然而，该方法的效力是非常有限的。读出放大器的跳变点是NMOS/PMOS器件阈值电压的函数，其不能通过改变P/N比而被简单地控制。而且，PMOS平行度引起大面积的负担，堆叠NMOS不仅需要较大的面积，而且会引起下拉器件(pull down device)和预充电器件间数据线的争用。在一个实例中，P/N比从2增加到7仅增加输入逻辑1电压电平，即，跳变点，大约60毫伏(mV)。

在用于改善读取的其它方法中，双轨结构使用用于存储单元阵列的独立的较高的电源电压。用于电源电压的双轨设计需要单独的电源来用于整个存储阵列，该设计产生了使用大量电力凸块和金属线路的另一个大电源域/网。大电源网需要相当多的额外工作来提高电压降(IR)和与大电源网有关的电迁移(EM)。通过操作大电源网来帮助动态读写是不现实的，这是因为慢响应不适于存储操作。而且，需要交互电源域电平移位器来引起一定时序偏差(延迟)。在设计和制造中需要专门注意交互电源域的隔离。

因此，希望解决上述问题的新方法。

发明内容

为了解决上述问题，根据本发明的一个方面，提供了一种存储器，其包括：数据线；存储单元，连接至数据线；读出放大器，连接至数据线；电源节点，具有提供至读出放大器的第一电压；以及电荷泵电路，连接至读出放大器，并且被设置成当从存储单元进行读取操作时向读出放大器提供第二电压。

在该存储器中，通过脉冲信号控制电荷泵电路，脉冲信号为字线信号。当读取操作为读取逻辑0时，电荷泵电路提供第二电压。电荷泵电路连接至读出放大器的输入。读出放大器为反相器或NAND门。读出放大器连接至下拉NMOS晶体管，用于非同步输出复位。电荷泵电路包括可调延迟器、PMOS晶体管以及电容器，可调延迟器被设置成使第二电压和读出操作同步，PMOS晶体管在进行读取操作之前使电容器被充电。

在该存储器中，电荷泵电路包括反相器、PMOS晶体管和电容器，反相器使PMOS晶体管读取逻辑0，PMOS晶体管在读取操作之前使电容器被充电，其中，反相器的输入连接至读出放大器的输入。

根据本发明的另一方面，还提供了一种用于提高存储器读出的方法，包括：从电源向连接至存储器的数据线的读出放大器提供第一电压；以及当从存储器进行读取操作时，从电荷泵电路向读出放大器提供第二电压。

在该方法中，进一步包括通过脉冲信号控制电荷泵电路，其中，脉冲信号为字线信号。

在该方法中，当读取操作为读取逻辑0时，电荷泵电路提供第二电压。电荷泵电路连接至读出放大器的输入。

在该方法中，进一步包括使下拉NMOS晶体管连接至读出放大器，用于非同步输出复位。电荷泵电路包括可调延迟器、PMOS晶体管以及电容器，可调延迟器被设置成使第二电压和读出操作同步，PMOS晶体管在进行读取操作之前使电容器被充电。电荷泵电路包括反相器、PMOS晶体管和电容器，反相器使PMOS晶体管读取逻辑0，PMOS晶体管在读取操作之前使电容器被充电。

根据本发明的另一方面，还提供了一种存储器，包括：数据线；存储单元，连接至数据线；读出放大器，连接至数据线；电源节点，具有提供至读出放大器的第一电压；以及电荷泵电路，连接至读出放大器，并且被设置成当进行读取操作时向读出放大器提供第二电压，其中，脉冲信号控制电荷泵电路，电荷泵电路包括反相器、PMOS晶体管和电容器，反相器使PMOS晶体管进行读取操作，PMOS晶体管在读取操作之前使电容器被充电。

在该存储器中，当读取操作为读取逻辑0时，电荷泵电路提供第二电压。

附图说明

为了更全面地理解本发明及其优点，现在将参照附图所进行的以下描述，其中：