[发明专利]用于启动带隙基准电路的启动电路

说明书

本申请要求于2009年7月31日提交的名为“Start-Up Circuit forBand-Gap Circuit Operated Under a Wide Range of Power Supply”的美国临时申请序列号为No.61/230,351的优先权，其申请结合于此作为参考。

技术领域

本发明整体涉及集成电路，更具体地说，涉及一种用于启动使用带隙技术执行的电压基准电路的启动电路。

背景技术

带隙基准电路广泛地使用于分析电路，以提供稳定的、不受电压影响的、以及不受温度影响的基准电压。带隙基准电路基于通过热电压VT的正温度系数补偿双极晶体管的基极-发射极结电压VBE的负温度系数的原理来工作，其中，热电压VT等于kT/q，其中，k是玻尔兹曼常量，T是绝对温度，q是电子电荷(1.6×10^-19库仑)。在室温下，VBE相对于温度的变化为-2.2mV/C，而热电压VT相对于温度的变化是+0.086mV/C。

如其名所暗示，由带隙基准电路产生的电压用作基准，因此，输出的基准电压需要非常稳定。具体地，输出的基准电压要与温度变化、电压变化以及工艺变化无关。然而，提供给带隙基准电路的电源电压常常不稳定，而且可能具有较高的变化。电源电压的变化将使带隙基准电路的操作受到不利的影响。

图1示出了带隙基准电路和用于启动带隙基准电路的启动电路。启动电路包括PMOS晶体管P2’和Psu’。在带隙基准电路的空闲时间期间，节点A’处的电压VA’等于正电源电压VDD’，在节点B’处的电压VB’等于电源电压VSS’。为了激活启动电路，将低电压施加至节点EN_L’，从而，PMOS晶体管被导通。因此，电压VB’增加，运算放大器OP’的输出电压(其为电压VA’)降低。随着电压VA’的降低，PMOS晶体管P1’被导通，并且，带隙基准电路开始运行。

电压VA’的降低也导致PMOS晶体管P2’具有较差的导电性，并且，节点EN_L’处的电压增加。最终，节点EN_L’处电压的增加导致PMOS晶体管Psu’截止，并且，带隙基准电路自动运行。

图1所示的传统的电路具有缺点。为了改变运算放大器OP’的输出，通过使用PMOS晶体管Psu’节点B’进行充电来执行带隙基准电路的启动。由于运算放大器OP’的响应时间使得启动时间相应的长。此外，由于正电源电压VDD’可以在较宽的范围内变化，当电源电压VDD’低时，穿过PMOS晶体管Psu’的电流低，因此，节点B’处的充电时间长，这意味着启动时间长。

可惜的是，由于较小的设计余量，因此，不能通过增强PMOS晶体管Psu’的驱动能力来解决长启动时间的问题。该较小的设计余量是由PMOS晶体管Psu’的驱动能力既不能高又不能低而引起的。另外，由于启动时间长，PMOS晶体管Psu’的驱动电流不能太低。另一方面，PMOS晶体管Psu’的驱动电流不能太高。另外，在带隙基准电路的启动阶段后，节点EN_L’的电压对于截止PMOS晶体管Psu’来说没有足够的低。这造成不必要的电力消耗。此外，由于PMOS晶体管Psu’向电阻器R1’、R2’和R3’以及双极晶体管Q1’和Q2’提供偏流，从而，对偏置条件产生不利的影响，并且，对带隙基准电路的输出电压产生不利的影响。

发明内容

根据本实施例的一个方面，集成电路结构包括带隙基准电路和启动电路。带隙基准电路包括正电源节点以及包括连接至正电源节点的电源的PMOS晶体管。启动电路被设置成在带隙基准电路的启动阶段被导通而在启动阶段之后被截止。启动电路包括开关，该开关被设置成在启动阶段期间使PMOS晶体管的栅极和漏极互连，并且在启动阶段之后使PMOS晶体管的栅极与PMOS晶体管的漏极断开。

也公开了其他实施例。

附图说明

为了更全面地理解本发明及其优点，现在将参考结合附图所进行的以下描述，其中：

图1示出了传统的带隙基准电路和启动电路；

图2至图4为根据实施例的带隙基准电路和启动电路；

图5至图8为模拟结果，其中，将实施例的模拟结果和传统的启动电路的模拟结果相比较。

具体实施方式

下面，详细描述本公开实施例的制造和使用。然而，应该理解，本发明提供了许多可以在具体环境下实现的许多可应用的发明理念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，并不限制本发明的范围。