[发明专利]用于启动带隙基准电路的启动电路

权利要求书

1.一种集成电路结构包括：

带隙基准电路，其包括：

正电源节点；以及

第一PMOS晶体管，其包括连接至所述正电源节点的源极；以及

启动电路，用于在所述带隙基准电路的启动阶段期间开通，在所述启动阶段之后关闭，其中，所述启动电路包括开关，所述开关用于在所述启动阶段期间将所述第一PMOS晶体管的栅极和漏极互相连接以及在所述启动阶段之后将所述第一PMOS晶体管的栅极与所述第一PMOS晶体管的漏极断开。

2.根据权利要求1所述的集成电路结构，其中，所述开关包括CMOS门电路；或者

其中，所述开关包括PMOS晶体管或者NMOS晶体管。

3.根据权利要求1所述的集成电路结构，其中，所述带隙基准电路进一步包括：

运算放大器，包括连接至所述第一PMOS晶体管的所述栅极的输出端；

第一电阻器，连接在所述第一PMOS晶体管的所述漏极和所述运算放大器的负输入端之间；

第一二极管，连接在所述运算放大器的所述负输入端和电接地端之间；

第二电阻器，连接在所述第一PMOS晶体管的所述漏极和所述运算放大器的正输入端之间；

第三电阻器，连接至所述运算放大器的所述正输入端；以及

第二二极管，连接在所述第三电阻器和所述电接地端之间。

4.根据权利要求1所述的集成电路结构，其中，所述启动电路进一步包括：

第二PMOS晶体管，包括连接至所述第一PMOS晶体管的所述栅极的栅极，其中，在所述第二PMOS晶体管的漏极处的电压用于控制所述开关；以及

NMOS晶体管，包括：漏极，连接至所述第一PMOS晶体管的所述漏极；源极，连接至电接地端；以及栅极，连接至所述正电源节点。

5.一种集成电路结构，其包括：

带隙基准电路，其包括：

正电源节点；

第一PMOS晶体管，其包括栅极、漏极和源极，其中，所述第一PMOS晶体管的所述源极连接至所述正电源节点；

第一电流路径，连接在所述第一PMOS晶体管的所述漏极和电接地端之间；

第二电流路径，连接在所述第一PMOS晶体管的所述漏极和所述电接地端之间；以及

运算放大器，其包括：负输入端，连接至所述第一电流路径的节点；正输入端，连接至所述第二电流路径的节点；以及输出端，连接至所述第一PMOS晶体管的所述栅极；以及

启动电路，其包括：

第二PMOS晶体管，其包括连接至所述第一PMOS晶体管的所述栅极的栅极；以及

开关，其包括连接至所述第一PMOS晶体管的所述栅极的第一端和连接至所述第一PMOS晶体管的所述漏极的第二端，其中，所述开关用于通过所述第二PMOS晶体管的漏极处的第一电压开启，以及，通过所述第二PMOS晶体管的漏极处的第二电压关闭，并且，其中，所述第二电压高于所述第一电压。

6.根据权利要求5所述的集成电路结构，其中，所述第一电流路径包括串联连接的第一电阻器和第一二极管，并且，其中，所述第二电流路径包括串联连接的第二电阻器、第三电阻器和第二二极管，以及所述第一二极管由包括第一集电极和连接至所述第一集电极的第一基极的第一双极晶体管形成，并且，其中，所述第二二极管由包括第二集电极和连接至所述第二集电极的第二基极的第二双极晶体管形成，或者

所述开关包括PMOS晶体管。

7.根据权利要求5所述的集成电路结构，其进一步包括反相器，所述反相器包括连接至所述第二PMOS晶体管的所述漏极的输入端和连接至所述开关的第一控制节点的输出端；以及

所述开关包括CMOS门电路，所述CMOS门电路包括连接至所述反相器的所述输入端的第二控制节点和连接至所述反相器的所述输出端的第三控制节点；或者所述开关包括NMOS晶体管，所述NMOS晶体管包括连接至所述反相器的所述输出端的栅极。