[发明专利]基材具有导通孔的半导体元件及其制作方法

说明书

技术领域

本发明涉及半导体内连线技术，特别是涉及一种基材具有导通孔的半导体元件。

背景技术

半导体芯片持续朝着增加效能而同时缩小尺寸的方向上发展。对于形成在单层芯片上的集成电路而言，更小的芯片其物理上的限制会限定了功率的消耗，使得此种芯片的制作工艺技术面临所能制作的适小型电路的极限。因此目前的解决方案是采用3D堆叠式封装技术，利用导通孔(Through-SiliconVia)方式堆叠并连接芯片，节省芯片模块的空间。

一般来说，导通孔的制作方式包括以激光来钻孔或是以干蚀刻的方式在基板上形成通孔，然后再以导电材料填入通孔，成为电性导通孔。通常使用的导电材料为铜，而基板的材料为硅。

铜的热膨胀系数大约为16.5×10^-6/K，而硅的热膨胀系数大约为4.68×10^-6/K，因此铜和硅的热膨胀系数差异极大。当操作电子产品时，封装芯片温度会上升，然而因为铜和硅的热膨胀系数差异性，造成了铜和硅之间的界面在温度变化时会有极大的应力产生。此应力会使得材料层脱层、基板产生裂缝或降低晶体管的效能。

为了解决温度变化造成的应力问题，过往的解决方式包含缩小导通孔的直径，使得导通孔和相邻的导通孔之间的距离增加；又或将导通孔设置于离主动区域较远处。然而，这些方式会增加芯片的体积或是需要昂贵的成本。

发明内容

本发明的目的在于提供一种基材具有导通孔的半导体元件及其形成方法，以解决上述问题。

根据本发明的一较佳实施例，一种基材具有导通孔的半导体元件，包含： 一基底以及一导通孔贯穿基底，其中导通孔包含：一外管贯穿基底、至少一内管设置于外管内、一介电层覆盖外管的一侧壁与内管的一侧壁与一底部、一提升强度材料层填入内管、以及一导电层填入外管。

根据本发明的另一较佳实施例，一种形成基材具有导通孔的半导体元件的方法，包含：首先，提供一基底，接着图案化基底以形成至少一内管于基底内，然后形成一第一介电层于内管的一侧壁和一底部上，之后形成一提升强度材料层填入内管，接着，图案化基底以形成一外管，其中外管环绕内管，再形成一第二介电层于外管的一侧壁，最后形成一导电层填入外管。

本发明的导通孔的其中之一特征在于：导通孔包含多数个内管和一环绕所有内管的外管，一用于电连结各个堆叠基底的导电层填入外管之中，一提升强度材料层填入内管用于强化导通孔的机械强度，此外，各个内管具有分散热膨胀应力的功能，可避免材料层脱层、基板产生裂缝的问题。

附图说明

图1至图7B为根据本发明的较佳实施例绘示的一种形成基材具有导通孔的半导体元件的方法；

图8为根据本发明的另一较佳实施例绘示的一种基材具有导通孔的半导体元件的上视图。

主要元件符号说明

10      基底                12            前表面

14      后表面              16            半导体元件

18      介电层              20            硬掩模

22、30  图案化掩模          24、241、242  内管

25、33  侧壁                27、35        底部

26、26’介电层              28            提升强度材料层

32      外管                34            导电层

40      基材具有导通孔      42            导通孔

的半导体元件

具体实施方式

图1至图7B为根据本发明的较佳实施例绘示的一种形成基材具有导通孔的半导体元件的方法。图3B为图3A沿切线方向AA’的侧视图。图5B为图5A沿切线方向AA’的侧视图。图6B为图6A沿切线方向AA’的侧视图。图7B为图7A沿切线方向AA’的侧视图。图8为根据本发明的另一较佳实施例绘示的基材具有导通孔的半导体元件的上视图。