[发明专利]扩散阻挡及其形成方法

说明书

技术领域

本发明总体涉及半导体装置制造技术，更具体地，涉及具有非晶钽铱扩散阻挡的铜互连结构。

背景技术

随着集成电路装置尺寸持续减小以便实现更高的工作频率，更低的功耗，和整体更高的生产率，通过所谓双金属镶嵌工艺形成的铜互连结构对于制造和性能两者都面临日益增加的困难。具体地，由于互连特征尺寸(例如，铜线的宽度和通孔的尺寸)变得越来越小，通过电镀用铜填充被蚀刻的沟槽/通孔变得更为困难。铜的电镀发生于铜仔晶层上，它继而通过物理气相沉积(PVD)形成于衬垫材料的顶上。

但是，因为铜仔晶层的有限的共形度，仔晶层可以在其中具有一或者更多的不连续。在铜仔晶不连续的位置，其下的作为铜扩散阻挡工作的衬垫的表面(它通常是钽(Ta)或者氮化钽(TaN))在PVD工艺之后变得暴露于空气并且被氧化。结果，铜的电镀不发生于被氧化的衬垫表面的顶上，因为对于铜离子的电子的供给(它对于铜的电镀是必需的反应)在被氧化的衬垫表面被抑制。结果，仔晶层的不连续部具有铜的界面，其中原子键这样弱使得所述不连续在退火工艺期间作为空泡成核位置。退火工艺继而被用于生长大铜颗粒，以提高互连系统的可靠性。随后，空泡成核位置在退火工艺期间或者在后续的形成其他的金属层从而完成芯片制造的加热工艺期间引起空泡形成。还可能的是，空泡成核可以由于电迁移或者其它应力引起的迁移现象的不利地影响芯片操作。总之，这样的空泡成核导致低产率或者低的产品可靠性。

发明内容

在典型实施例中，用于半导体装置制造中的扩散阻挡的形成方法包括，通过物理气相沉积(PVD)工艺在构图的层间电介质(ILD)层的上方沉积铱掺杂的钽基阻挡层，其中阻挡层以至少60％的原子重量的铱浓度沉积，使得阻挡层具有所得的非晶结构。

在另一实施例中，半导体装置的扩散阻挡结构包括形成于构图的层间电介质(ILD)层上方的铱掺杂的钽基阻挡层；其中阻挡层以至少60％的原子重量的铱浓度形成，使得阻挡层具有所得的非晶结构。

在又一实施例中，形成半导体装置的方法包括在层间电介质(ILD)层中形成一或者更多的双金属镶嵌沟槽和通孔结构图案，所述层间电介质层形成于下导体层上方；通过物理气相沉积(PVD)工艺在构图的ILD层和下导体层的被暴露的部分上方沉积牺牲层；牺牲层包括第一铱掺杂的钽基层；选择性地去除牺牲层的水平表面并且在下导体层中形成凹坑(divot)；并且，通过PVD在ILD层、保留的牺牲层的垂直部分、以及对应于凹坑的下导体层的被暴露的部分上方沉积阻挡层，阻挡层包括第二铱掺杂的钽基层；其中牺牲层和阻挡层两者都以至少60％的原子重量的铱浓度沉积以便具有所得的非晶结构。

在又一实施例中，形成半导体装置的方法包括在层间电介质(ILD)层中形成通孔图案，层间电介质层形成于下导体层上方；通过物理气相沉积(PVD)工艺在构图的ILD层和下导体层的被暴露的部分上方沉积牺牲层，牺牲层包括第一铱掺杂的钽基层；选择性地去除牺牲层的水平表面并且在下导体层中形成凹坑；在ILD层中构图一或者更多的沟槽；通过PVD，在ILD层、保留的牺牲层的垂直部分、和对应于凹坑的下导体层的被暴露的部分上方沉积阻挡层，阻挡层包括第二铱掺杂的钽基层；其中牺牲层和阻挡层两者都以至少60％的原子重量的铱浓度沉积以便具有所得的非晶结构。

附图说明

参考示例的附图，其中相似的元件在几个图中被相似地编号：

图1(a)至1(e)是示出根据本发明的实施例的在半导体装置的制造中使用的形成扩散阻挡的方法的系列截面图；

图2(a)是示例的非晶，Ir掺杂的Ta膜的电子透射显微照片(TEM)图像；

图2(b)是图2(a)的Ir掺杂的Ta膜的电子衍射图案图像；

图3(a)是Ru掺杂的TaN膜的TEM图像；

图3(b)是图3(a)的Ru掺杂的Ta膜的电子衍射图案图像；

图4(a)至4(e)示出了根据本发明另一实施例的典型工艺流程步骤的顺序，引入了非晶Ir掺杂的衬垫技术，并将牺牲衬垫步骤与通孔切割相关；以及

图5(a)至5(f)示出了根据本发明又一实施例的的典型工艺流程步骤的顺序，引入了非晶Ir掺杂的衬垫技术，以及笔直(Spang)通孔形成。

具体实施方式