[发明专利]集成电路结构与形成集成电路结构的方法

说明书

技术领域

本发明涉及半导体装置与制造工艺，且特别涉及相变随机存取存储器(phase change random access memory，PCRAM)装置与其形成方法。

背景技术

相变技术(phase change technology)对于下个世代的存储器而言为有前途的。其将硫族元素化合物半导体(chalcogenide semiconductor)使用于储存状态(storing state)。硫族元素化合物半导体，也称为相变材料(phase changematerial)，具有结晶状态与非结晶状态。在结晶状态中，相变材料具有低的电阻率，而在非结晶状态中，它们具有高的电阻率。相变材料于非结晶与结晶状态中的电阻率比为通常大于1000且因此相变存储器装置不大可能具有错误读取。于结晶与非结晶状态中两者中，硫族元素化合物材料在特定温度范围是稳定的，且可通过电脉冲(electric pulse)在两状态之间被切换。在硫族元素化合物半导体中使用相变原理的一类型的存储器装置通常意指相变随机存取存储器(phase change random access memory，PCRAM)。

相变随机存取存储器具有一些操作与工程优点，包括高速、低功率、无挥发性、高密度与低成本。例如相变随机存取存储器为非挥发且可被快速写入，例如在小于约50纳秒(nanosecond)内。相变随机存取存储器单元可具有高密度。此外，相变随机存取存储器单元与CMOS逻辑相容且与其他形式的存储器单元相较可广泛于低成本制造。

图1显示一常见底部接触(bottom-contact)相变随机存取存储器单元。相变材料2形成于上电极4与下电极接触窗(contact)6之间。于一重置(reset)操作中，当电流经由相变材料2通过时，可将相变材料2加热至高于熔点温度的温度。之后将温度快速降至低于结晶温度。将相变材料的部分，如概示于区域8中，转换为具有高电阻率的非结晶状态，因此相变随机存取存储器单元的状态被转换至高电阻状态。通过将相变材料2加热至高于结晶温度的温度，但低于熔点温度于一特定期间，可将区域8设置回结晶状态。

当与逻辑装置的制造工艺整合时，于图1中所示的相变随机存取存储器单元具有缺点。除了现行的逻辑电路制造工艺之外，相变随机存取存储器单元还需要三或更多个光罩。例如，相变材料2与上电极4的各个需要一光罩。下电极6与上电极接触窗10结合至少需要一额外的光罩。此外，可需要加热器12以产生用于相转换(phase transition)的热，且因此额外光罩的数目增加至四个。所以，需要通过减少光罩数目降低相变随机存取存储器的制造成本。

发明内容

根据本发明一实施例，一种集成电路结构，包括一介电层其具有一上部与一下部。该介电层为一层间介电层(inter-layer dielectric，ILD)或一金属层间介电层(inter-metal dielectric，IMD)之一。一相变随机存取存储器(phase changerandom access memory，PCRAM)单元包括一相变条，其中该相变条为于该介电层的该下部上，且具有一上表面低于该介电层的上表面，与一下表面高于该介电层的下表面。一第一导电柱为电性连接至该相变条。该第一导电柱自该介电层的上表面向下延伸进入该介电层。一第二导电柱为于一周边区域中。该第二导电柱自该介电层的上表面向下延伸进入该介电层。该第一导电柱与该第二导电柱具有不同的高度。

根据本发明一实施例，一种集成电路结构，包括：一存取晶体管包括一第一源/漏极区域；一下金属化层于该存取晶体管之上；一层间介电层于该存取晶体管之上，且于该下金属化层之下并接触该下金属化层，其中该层间介电层包括一下部与一上部；一第一接触插塞直接于该源/漏极区域之上且连接至该第一源/漏极区域，其中该第一接触插塞为于该层间介电层中；一相变条于该层间介电层的该下部之上且具有一上表面低于该层间介电层的上表面；一第二接触插塞于该层间介电层的该上部中且电性连接至该相变条，其中该第二接触插塞不延伸进入该层间介电层的该下部；一周边晶体管其包括一第二源/漏极区域；以及一第三接触插塞自该层间介电层的上表面延伸进入该层间介电层且电性连接至该第二源/漏极区域，其中该第三接触插塞具有一连续的侧壁图案，且其中该第二接触插塞的一第一下表面高于该第三接触插塞的一第二下表面。