[发明专利]集成电路结构与形成集成电路结构的方法

权利要求书

1.一种集成电路结构，包括：

一介电层包括一上部与一下部，其中该介电层择自实质上由一层间介电层与一金属层间介电层所组成的群组；

一相变随机存取存储器单元包括一相变条，其中该相变条为于该介电层的该下部上，且包括一上表面低于该介电层的上表面，与一下表面高于该介电层的下表面；

一第一导电柱电性连接至该相变条，其中该第一导电柱自该介电层的上表面向下延伸进入该介电层；以及

一第二导电柱于一周边区域中，其中该第二导电柱自该介电层的上表面向下延伸进入该介电层，且其中该第一导电柱与该第二导电柱具有不同的高度。

2.如权利要求1所述的集成电路结构，其中该介电层为一层间介电层，且其中该第二导电柱为一周边晶体管的一源/漏极接触插塞。

3.如权利要求2所述的集成电路结构，其中该第一导电柱为一接触插塞向下延伸至实质上接触该相变条。

4.如权利要求2所述的集成电路结构，还包括一下电极于该相变条之下且接触该相变条，其中该第一导电柱为一接触插塞向下延伸至接触该下电极。

5.如权利要求1所述的集成电路结构，其中该介电层为一金属层间介电层介于一第一金属化层与于该第一金属化层之上的一第二金属化层之间并邻接该第一金属化层与该第二金属化层，且其中该集成电路结构还包括：

一第一金属线于该第一金属化层中；

一第二金属线于该第二金属化层中；

一第一导孔于该第一金属线与该第二金属线之间且接触该第一金属线与该第二金属线；以及

一第二导孔于该第二金属线与该相变条之间且接触该第二金属线与该相变条。

6.一种集成电路结构，包括：

一存取晶体管包括一第一源/漏极区域；

一下金属化层于该存取晶体管之上；

一层间介电层于该存取晶体管之上，且于该下金属化层之下并接触该下金属化层，其中该层间介电层包括一下部与一上部；

一第一接触插塞直接于该源/漏极区域之上且连接至该第一源/漏极区域，其中该第一接触插塞为于该层间介电层中；

一相变条于该层间介电层的该下部之上且具有一上表面低于该层间介电层的上表面；

一第二接触插塞于该层间介电层的该上部中且电性连接至该相变条，其中该第二接触插塞不延伸进入该层间介电层的该下部；

一周边晶体管其包括一第二源/漏极区域；以及

一第三接触插塞自该层间介电层的上表面延伸进入该层间介电层且电性连接至该第二源/漏极区域，其中该第三接触插塞具有一连续的侧壁图案，且其中该第二接触插塞的一第一下表面高于该第三接触插塞的一第二下表面。

7.如权利要求6所述的集成电路结构，还包括一下电极于该第二接触插塞的该第一下表面与该相变条的下表面两者之下且接触该第二接触插塞的该第一下表面与该相变条的下表面两者。

8.如权利要求6所述的集成电路结构，还包括一下电极接触该第一接触插塞的上表面与该相变条的下表面。

9.一种集成电路结构，包括：

一半导体基板；

一第一金属化层于该半导体基板之上；

一第二金属化层于该第一金属化层之上；

一金属层间介电层于该第一金属化层与该第二金属化层之间；

一相变随机存取存储器单元包括一相变条，其中该相变条包括一上表面低于该金属层间介电层的上表面，与一下表面高于该金属层间介电层的下表面；

一第一金属线于该第一金属化层中；

一第二金属线于该第二金属化层中；

一第一导孔于该第一金属线与该第二金属线之间且接触该第一金属线与该第二金属线；以及

一第二导孔于该第二金属线与该相变条之间且接触该第二金属线与该相变条。

10.如权利要求9所述的集成电路结构，还包括：

一层间介电层于该第一金属化层之下；以及

一额外的相变随机存取存储器单元包括一额外的相变条，其中该额外的相变条包括一上表面低于该层间介电层的上表面，与一下表面高于该层间介电层的下表面。