[发明专利]半导体器件以及制造半导体器件的方法

说明书

技术领域

本发明一般涉及半导体领域，更具体地，涉及具有内部体接触的金属氧化物半导体场效应晶体管(“MOSFET”)。

背景技术

在绝缘体上硅(“SOI”)衬底上制造的常规射频(“RF”)MOSFET包括体接触以消除浮体效应。虽然SOI衬底上的逻辑MOSFET可以容忍浮体效应，但RF MOSFET(尤其是用于模拟应用的MOSFET)不能容忍该浮体效应。这是因为，这样的RF MOSFET需要被非常精确地建模，但浮体效应由于不是稳态效应而很难建模。此外，浮体效应经常引起漏极电流对漏极-源极电压(Id-Vd)特性的翘曲(kink)。这会降低晶体管的线性以及功率增益。因此，为了使晶体管具有体接触结构，为SOI衬底上的RF MOSFET提供体接触。到体的外部接触确保稳定的体电势。然而，该外部体接触需要额外的面积，更具体地，增大了漏极与体的结的周长。这增大了电容，并且降低了可实现的截止频率(fT)和最大频率(fmax)。

发明内容

公开了一种半导体器件。该半导体器件包括绝缘体上半导体衬底，所述绝缘体上半导体衬底包括掩埋的绝缘体层和上覆的半导体层。所述半导体层被掺杂有第一导电类型的掺杂剂。栅极位于所述半导体层上且包括位于所述半导体层上的栅极电介质层和位于所述栅极电介质层上的栅极导体层。源极扩展区和漏极扩展区被形成在所述半导体层中。所述源极扩展区和所述漏极扩展区接触所述栅极电介质层。所述源极扩展区和所述漏极扩展区被掺杂有第二导电类型的掺杂剂。深漏极区被形成在所述半导体层中。所述深漏极区接触所述漏极扩展区且端接所述掩埋的绝缘体层。深源极区被形成在所述半导体层中。所述深源极区接触所述源极扩展区且端接所述掩埋的绝缘体层。所述深漏极区和所述深源极区被掺杂有所述第二导电类型的掺杂剂。漏极金属-半导体合金接触位于所述深漏极区的上部上且端接所述漏极扩展区。源极金属-半导体合金接触端接所述源极扩展区。所述深源极区位于所述源极金属-半导体合金接触的第一部分之下且与其接触。所述深源极区不位于所述源极金属-半导体合金接触的第二部分之下且不与其接触，从而所述源极金属-半导体合金接触的所述第二部分是直接接触所述半导体层的内部体接触。

在另一实施例中，公开了一种集成电路。该集成电路包括电路支撑衬底，所述电路支撑衬底包括半导体器件。所述半导体器件包括绝缘体上半导体衬底，所述绝缘体上半导体衬底包括掩埋的绝缘体层和上覆的半导体层。所述半导体层被掺杂有第一导电类型的掺杂剂。栅极位于所述半导体层上且包括位于所述半导体层上的栅极电介质层和位于所述栅极电介质层上的栅极导体层。源极扩展区和漏极扩展区被形成在所述半导体层中。所述源极扩展区和所述漏极扩展区接触所述栅极电介质层。所述源极扩展区和所述漏极扩展区被掺杂有第二导电类型的掺杂剂。深漏极区被形成在所述半导体层中。所述深漏极区接触所述漏极扩展区且端接所述掩埋的绝缘体层。深源极区被形成在所述半导体层中。所述深源极区接触所述源极扩展区且端接所述掩埋的绝缘体层。所述深漏极区和所述深源极区被掺杂有所述第二导电类型的掺杂剂。漏极金属-半导体合金接触位于所述深漏极区的上部上且端接所述漏极扩展区。源极金属-半导体合金接触端接所述源极扩展区。所述深源极区位于所述源极金属-半导体合金接触的第一部分之下且与其接触。所述深源极区不位于所述源极金属-半导体合金接触的第二部分之下且不与其接触，从而所述源极金属-半导体合金接触的所述第二部分是直接接触所述半导体层的内部体接触。