[发明专利]电容器的制作方法无效
| 申请号: | 201010192354.2 | 申请日: | 2010-06-04 |
| 公开(公告)号: | CN102270567A | 公开(公告)日: | 2011-12-07 |
| 发明(设计)人: | 涂火金;沈忆华;史运泽 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/8242 |
| 代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
| 地址: | 20120*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 电容器 制作方法 | ||
技术领域
本发明涉及电容器的制作方法。
背景技术
动态随机存储器(DRAM)是一种重要的记忆存储元件,由于DRAM功能多且制造成本低,被广泛应用于计算机、通讯及家电等领域。随着电子技术的发展,以及对DRAM的存储能力、功能等不断提出的较高要求,提高DRAM的集成度是一条必然途径。随着DRAM集成密度的提高,使用在DRAM中电容的可用面积也随之降低,减小了DRAM的电容。为了解决上述问题,现有采用高k(介电常数)介质层作为电容器间电极的隔离,或者采用增大电容器的使用面积的方法来增大DRAM的电容。
为了增大DRAM中电容器的使用面积,现有技术采用了以下工艺:如图1所示,在半导体衬底100上依次形成垫氧化层102和阻挡层104;刻蚀阻挡层104、垫氧化层102及半导体衬底100,形成若干沟槽106,所述沟槽106的深度为7μm~8μm;在沟槽106侧壁及底部形成衬氧化层108,所述衬氧化层108的材料为含硅氧化物。如图2所示,采用化学气相沉积法阻挡层104及沟槽106的侧壁形成金属氧化层110,通过对化学气相沉积工艺的压力进行控制,使金属氧化层110只沉积于沟槽106侧壁的上面部分,所述金属氧化层110的材料为氧化铝;如图3所示,以金属氧化物层110为掩膜,刻蚀去除侧壁下方及底部的衬氧化层108,且对半导体衬底100进行蚀刻蚀,使沟槽106下面部分的面积扩大,使后续形成的电容器可用面积相应增大。如图4所示,在沟槽106面积扩大区的侧壁及底部形成电容器第一电极112。
现有在增大电容器的可用面积时,采用以氧化铝为材料的金属氧化物层作为掩膜,造成后续工艺中产生金属污染,影响器件的质量,降低了成品率。
发明内容
本发明解决的问题是提供一种电容器的制作方法,防止产生金属污染,影响器件的质量。
本发明提供一种电容器的制作方法,包括:提供半导体衬底,所述半导体衬底内形成有若干沟槽;在沟槽侧壁及底部形成衬氧化层;在沟槽侧壁形成覆盖上面部分衬氧化层的氮化物层;以氮化物层为掩膜,刻蚀沟槽内曝露的衬氧化层及半导体衬底,形成面积增大区;在沟槽内面积增大区的侧壁及底部形成第一电极;去除氮化物层后,在第一电极上及沟槽侧壁依次形成介质层和第二电极。
可选的,所述氮化物层的材料为氮化硅,厚度为200埃~300埃。
可选的,形成氮化物层的方法为原子层沉积法。
与现有技术相比,本发明具有以下优点:采用氮化物层作为刻蚀沟槽内曝露的衬氧化层及半导体衬底时的掩膜,氮化物层不含金属成分,因此在后续电极形成过程中避免了对电极产生金属污染,有效保护了电极,提高了电极及后续形成的电容器的质量。
进一步,采用原子层沉积法形成氮化物层,能使氮化物层的结构均匀且致密。
附图说明
图1至图4是现有形成DRAM中电容器工艺的示意图;
图5是本发明形成DRAM内的电容器的具体实施方式流程图;
图6至图10是本发明形成DRAM内电容器的实施例示意图;
图11是本发明采用的溶液刻蚀衬氧化层和氮化物层时的效果对比图;
图12是本发明采用的氨水溶液刻蚀半导体衬底时,该溶液对氮化物层的刻蚀效果图。
具体实施方式
在现有通过以氧化铝为掩膜,增大深槽下面部分的面积,进而增大电容器的可用面积时,发明人发现在沟槽面积扩大区的侧壁及底部形成电容器第一电极时,氧化铝仍然会保留在沟槽侧壁的上面部分作为掩膜,由于第一电极也是导电材质,因此氧化铝中的金属成分会对第一电极造成金属污染,影响第一电极的质量和导电性能。
针对上述技术问题,发明人经过实验研究发现如果采用氮化物层代替氧化铝作为增大沟槽面积时的掩膜,氮化物层不含金属成分,因此在后续电极形成过程中避免了对电极产生金属污染,有效保护了电极,提高了电极及后续形成的电容器的质量。另外,以氮化硅为材料的氮化物层属于硬掩膜层,在刻蚀过程中,其与衬氧化层及半导体衬底硅的刻蚀速率相差较大,即当将衬氧化层刻蚀去除及对半导体衬底刻蚀增大面积时,刻蚀溶液对氮化物层的影响甚微。
本发明形成DRAM内的电容器的具体实施方式流程如图5所示:
执行步骤S11,提供半导体衬底,所述半导体衬底内形成有若干沟槽。
本实施方式中,所述半导体衬底可以是硅、锗硅或绝缘体上硅。在半导体衬底上形成沟槽前,可以在半导体衬底上或内形成如晶体管等器件。
所述沟槽的深宽比大于10∶1。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010192354.2/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





