[发明专利]一种基于多核的运动模糊图像复原系统

说明书

技术领域

本发明涉及运动模糊图像复原技术领域，特别是一种基于多核的运动模糊图像复原系统，完成运动模糊图像补偿，适用于高速运动模糊图像复原研究。

背景技术

高精度实时光学遥感运动成像要求平台理想运动，但平台在外部环境与内部扰动影响下会形成复杂多模的非理想运动，导致光学遥感运动成像发生模糊、散焦、变形、像素混叠，而导致严重降质。遥感运动成像信息量多，分辨率高，而且图像复原算法一般比较复杂，计算量很大。因此高速图像复原系统的研究和研制显得尤为重要，具有很高的科学价值和巨大的社会经济效益。

图像处理的硬件单元一般用数字图像处理器DSP(Digital SignalProcessor)来实现。DSP不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，它的强大数据处理能力和高运行速度远远超过通用微处理器；FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点；DDR SDRAM(Double Data Rate SDRAM)即双倍速率同步动态随机存储器，相比于单数据速率(SDR，Single Data Rate)SDRAM只在一个时钟周期的上升沿传输一次数据，它能在一个时钟周期内的上升沿和下降沿传输两次数据。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。采用FPGA预处理、DDR SDRAM高速缓存和双DSP核心并行计算的架构有利于构建高效的数据处理流程和方便处理任务的分配，提高系统的并行程度和资源利用率。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种基于多核的运动模糊图像补复原系统，能够提高图像复原处理的效率。

本发明的技术解决方案是：

一种基于多核的运动模糊图像复原系统，包括：视频采集和解码模块、预处理和逻辑中转模块、由n个并联的数字信号处理器DSP组成的双核处理模块、由n个双数据速率同步动态随机访问存储器DDR SDRAM组成的高速数据缓存模块，以及视频编码和回放模块，n个DDR SDRAM对应n个数字信号处理器DSP；n为大于或等于2的整数；

上述各模块的连接关系为：视频采集和解码模块连接所述预处理和逻辑中转模块；所述预处理和逻辑中转模块采用现场可编程逻辑门阵列FPGA实现，连接DSP的外部存储器接口EMIF和DDR SDRAM；所述双核处理模块连接所述预处理和逻辑中转模块，该双核处理模块中的n个DSP采用并行处理方式，n个DSP相互之间的握手通过连到FPGA上的各个DSP的中断、通用I/O管脚来实现；所述高速数据缓存模块中的n个DDR SDRAM连接所述预处理和逻辑中转模块；所述视频编码和回放模块连接所述预处理和逻辑中转模块；

上述各模块的工作流程为：

①所述视频采集和解码模块将采集并解码的每帧图像数据发送给预处理和逻辑中转模块；

②预处理和逻辑中转模块对视频采集和解码模块输出的每帧图像数据进行预处理，将预处理后的图像数据分为n部分，通过FPGA实现的DDR控制器以突发模式将n部分的图像数据分别存储在n个DDR SDRAM中；其中，DDR控制器在时钟的上升沿和下降沿传输数据；

③每个DSP通过所述预处理和逻辑中转模块从自身对应的DDRSDRAM获取中图像数据，并进行图像复原，将复原后的图像发送给预处理和逻辑中转模块；

④预处理和逻辑中转模块将各DSP复原的图像合并成完整的一帧图像并输出给视频编码和回放模块；

⑤视频编码和回放模块编码和回放预处理和逻辑中转模块合并成的完整图像。

较佳地，该系统进一步包括一控制模块；

该控制模块基于嵌入WinCE的ARM控制器，通过主机接口HPI总线与其中一个DSP相连，在用户选择算法后，改变HPI共享存储区中指示复原算法类型的数据；

与控制模块相连的DSP，进一步检测到所述HPI共享存储区中指示复原算法类型的数据改变后，通过所述预处理和逻辑中转模块改变其他DSP的复原算法类型，然后各个DSP开始用改变后的复原算法进行图像复原。

较佳地，该系统进一步包括连接在DDR SDRAM和预处理和逻辑中转模块之间的n个双向先入先出存储器FIFO控制器，双向FIFO控制器和DDRSDRAM为一对一的关系。

较佳地，所述预处理和逻辑中转模块包括用FPGA实现的预处理单元、数据分配单元、DDR控制器；