[发明专利]一种基于多核的运动模糊图像复原系统

权利要求书

1.一种基于多核的运动模糊图像复原系统，其特征在于：该系统包括：视频采集和解码模块、预处理和逻辑中转模块、由n个并联的数字信号处理器DSP组成的双核处理模块、由n个双数据速率同步动态随机访问存储器DDR SDRAM组成的高速数据缓存模块，以及视频编码和回放模块，n个DDR SDRAM对应n个数字信号处理器DSP；n为大于或等于2的整数；

上述各模块的连接关系为：视频采集和解码模块连接所述预处理和逻辑中转模块；所述预处理和逻辑中转模块采用现场可编程逻辑门阵列FPGA实现，连接DSP的外部存储器接口EMIF和DDR SDRAM；所述双核处理模块连接所述预处理和逻辑中转模块，该双核处理模块中的n个DSP采用并行处理方式，n个DSP相互之间的握手通过连到FPGA上的各个DSP的中断、通用I/O管脚来实现；所述高速数据缓存模块中的n个DDR SDRAM连接所述预处理和逻辑中转模块；所述视频编码和回放模块连接所述预处理和逻辑中转模块；

上述各模块的工作流程为：

①所述视频采集和解码模块将采集并解码的每帧图像数据发送给预处理和逻辑中转模块；

②预处理和逻辑中转模块对视频采集和解码模块输出的每帧图像数据进行预处理，将预处理后的图像数据分为n部分，通过FPGA实现的DDR控制器以突发模式将n部分的图像数据分别存储在n个DDR SDRAM中；其中，DDR控制器在时钟的上升沿和下降沿传输数据；

③每个DSP通过所述预处理和逻辑中转模块从自身对应的DDRSDRAM获取中图像数据，并进行图像复原，将复原后的图像发送给预处理和逻辑中转模块；

④预处理和逻辑中转模块将各DSP复原的图像合并成完整的一帧图像并输出给视频编码和回放模块；

⑤视频编码和回放模块编码和回放预处理和逻辑中转模块合并成的完整图像。

2.如权利要求1所述的基于多核的运动模糊图像复原系统，其特征在于，该系统进一步包括一控制模块；

该控制模块基于嵌入WinCE的ARM控制器，通过主机接口HPI总线与其中一个DSP相连，在用户选择算法后，改变HPI共享存储区中指示复原算法类型的数据；

与控制模块相连的DSP，进一步检测到所述HPI共享存储区中指示复原算法类型的数据改变后，通过所述预处理和逻辑中转模块改变其他DSP的复原算法类型，然后各个DSP开始用改变后的复原算法进行图像复原。

3.如权利要求1所述的基于多核的运动模糊图像复原系统，其特征在于，该系统进一步包括连接在DDR SDRAM和预处理和逻辑中转模块之间的n个双向先入先出存储器FIFO控制器，双向FIFO控制器和DDR SDRAM为一对一的关系。

4.如权利要求1所述的基于多核的运动模糊图像复原系统，其特征在于，所述预处理和逻辑中转模块包括用FPGA实现的预处理单元、数据分配单元、DDR控制器；

预处理单元对来自视频采集和解码模块的每帧图像数据进行预处理，预处理后的数据等候数据分配模块处理；

数据分配模块将预处理后的图像数据分为n部分；

在DDR控制器的读写时序控制下，以突发模式将数据分配模块划分的n部分图像数据分别存储到n个DDR SDRAM中；其中，DDR控制器在时钟的上升沿和下降沿传输数据；

在DDR控制器的读写时序控制下，DDR SDRAM中的图像数据不断地传递到对应的DSP；

最后，数据分配模块从各DSP获取复原的图像，并合并成完整的一帧图像后输出给视频编码和回放模块。