[发明专利]封装结构以及封装工艺

说明书

技术领域

本发明涉及一种封装结构与封装工艺，且特别涉及一种堆叠式的封装结构与封装工艺。

背景技术

在现今的资讯社会中，使用者均是追求高速度、高品质、多功能性的电子产品。就产品外观而言，电子产品的设计是朝向轻、薄、短、小的趋势迈进。因此，电子封装技术发展出诸如堆叠式半导体元件封装等多半导体元件封装技术。

堆叠式半导体元件封装是利用垂直堆叠的方式将多个半导体元件封装于同一封装结构中，如此可提升封装密度以使封装体小型化，且可利用立体堆叠的方式缩短半导体元件之间的信号传输的路径长度，以提升半导体元件之间信号传输的速度，并可将不同功能的半导体元件组合于同一封装体中。

已知的一种堆叠式半导体元件封装是先将芯片载板配置于线路基板上。之后进行封胶工艺，并且在芯片载板上制作直通硅穿孔(Through Silicon Via，TSV)，以电性连接后续堆叠的上层芯片至线路基板。

现有制作直通硅穿孔的工艺是先对芯片载板及其上方的封装胶体进行研磨，以露出直通硅穿孔的顶面。然后，再对芯片载板进行选择性蚀刻，使直通硅穿孔的一端凸出于芯片载板。然而，在对芯片载板进行蚀刻的同时，亦相对使得芯片载板的高度低于周围的封装胶体。举例而言，假设在进行蚀刻工艺前，封装胶体与芯片载板的厚度一致，则在蚀刻工艺后，芯片载板与周围的封装胶体之间将产生3～5μm，甚至大于5μm的高度差。如此一来，当上层芯片与芯片载板接合时，便有可能因为上层芯片上的凸块高度无法弥补此高度差，使得凸块无法与凸出的直通硅穿孔有效接合而导致电性测试失败，或者发生上层芯片与封装胶体之间之间隙过小而无法顺利填入底胶等问题。

发明内容

本发明提供一种封装结构以及封装工艺，其可在堆叠式半导体元件封装中确保上层芯片与芯片载板的直通硅穿孔有效接合，提高工艺良率。

本发明提供一种封装结构以及封装工艺，其可在堆叠式半导体元件封装中有效维持上层芯片与封装胶体之间的间隙，使后续的填胶动作得以顺利进行。

为具体描述本发明的内容，在此提出一种封装结构，包括线路基板、第一芯片、多个第一凸块、第一封胶、第二芯片以及多个柱状凸块。线路基板具有相对的顶面与底面。第一芯片配置于线路基板的顶面上。第一芯片具有相对的顶面以及底面，第一芯片的底面面向线路基板，且第一芯片具有多个直通硅穿孔(Through Silicon Via，TSV)。每一直通硅穿孔的一端凸出第一芯片的顶面。所述多个第一凸块配置于第一芯片与线路基板之间，并且电性连接直通硅穿孔与线路基板。第一封胶全面覆盖线路基板的顶面，并且具有开口，暴露出第一芯片的顶面以及每一直通硅穿孔的该端。第二芯片配置于第一芯片上方，且第二芯片具有底面，面向第一芯片。所述多个柱状凸块配置于第二芯片的底面，以电性连接第二芯片与对应的该多个直通硅穿孔。

在实施例中，所述封装结构还包括第一底胶，配置于第一芯片与线路基板之间，并且包覆第一凸块。

在实施例中，所述封装结构还包括第二封胶，其配置于第一封胶上，并且覆盖第二芯片。

在实施例中，所述封装结构还包括第二底胶，配置于第二芯片与第一芯片之间，并且包覆柱状凸块以及每一直通硅穿孔的该端。

在实施例中，第一封胶的顶面高于第一芯片的顶面。

在实施例中，第一封胶的该顶面高于每一直通硅穿孔露出的该端。

本发明更提出一种封装工艺。首先，提供线路基板，此线路基板具有顶面。接着，接合多个第一芯片于线路基板的顶面，其中每一第一芯片的底面面向线路基板，每一第一芯片还具有多个导电孔道(Conductive Via)以及位于第一芯片的底面上的多个第一凸块，且每一第一凸块电性连接所对应的导电孔道与线路基板。然后，形成第一封胶，使其覆盖线路基板的顶面以及第一芯片。接着，移除每一第一芯片上方的第一封胶以及缩减第一芯片的厚度，以暴露出每一第一芯片的顶面以及每一导电孔道的一端，其中每一导电孔道的该端凸出所对应的第一芯片的顶面而成为直通硅穿孔。之后，分别接合第二芯片于每一第一芯片上。每一第二芯片的底面面向所对应的第一芯片，且每一第二芯片具有多个柱状凸块，其配置于所对应的第二芯片的底面，并且电性连接对应的第二芯片与直通硅穿孔。

在实施例中，所述封装工艺还包括在接合第一芯片于线路基板的顶面之后，形成第一底胶于第一芯片与线路基板之间，第一底胶包覆第一凸块。

在实施例中，所述封装工艺还包括在接合第二芯片与第一芯片之后，形成第二封胶于第一封胶上。第二封胶覆盖第二芯片。