[发明专利]内部电压发生器

说明书

相关申请的交叉引用

本申请要求2009年12月14日提交的韩国专利申请No.10-2009-0123978的优先权，该韩国专利申请通过引用整体合并于此。

技术领域

本发明的示例性实施例涉及半导体器件，且更具体地，涉及半导体器件的内部电压发生器。

背景技术

随着半导体器件向高速操作、低功率消耗以及超精细度发展，工作电压也进一步降低。大多数半导体器件包括内部电压发生器，该内部电压发生器被配置为使用外部电源电压来生成内部电压，使得半导体器件为其自身供应用于内部电路的操作的各种电压。在设计这样的内部电压发生器时，主要问题为要将内部电压恒定地维持在所需电平。

图1为常规的内部电压发生器的电路图。

参照图1，内部电压发生器100包括被配置为产生与第一参考电压VREF_UP及第二参考电压VREF_DN相对应的内部电压VINT的第一内部电压驱动单元110及第二内部电压驱动单元120。第一参考电压VREF_UP及第二参考电压VREF_DN具有相等的电压电平，且对应于内部电压VINT的目标电压电平。

第一内部电压驱动单元110包括第一比较器112及上拉驱动器114。第一比较器112被配置为比较第一参考电压VREF_UP与内部电压VINT的反馈电压，且上拉驱动器114被配置为响应于从第一比较器112输出的第一驱动信号V1而受到驱动。第一比较器112被配置有电流镜类型的差动放大器，且上拉驱动器114被配置有PMOS晶体管，该PMOS晶体管耦接于电源电压(VDD)端子与内部电压(VINT)端子之间并且具有接收从第一比较器112输出的第一驱动信号V1的栅极。

第二内部电压驱动单元120包括第二比较器122及下拉驱动器124。第二比较器122被配置为比较第二参考电压VREF_DN与内部电压VINT的反馈电压，且下拉驱动器124被配置为响应于从第二比较器122输出的第二驱动信号V2而受到驱动。第二比较器122被配置有电流镜类型的差动放大器，且下拉驱动器124被配置有NMOS晶体管，该NMOS晶体管耦接于内部电压(VINT)端子与接地电压(VSS)端子之间且具有接收从第二比较器122输出的第二驱动信号V2的栅极。

当汇点电流(吸收电流，sink current)ISINK经由负载电路(未示出)流出时，内部电压发生器100使得第一内部电压驱动单元110能够将内部电压(VINT)端子上拉(亦即，充电)。另一方面，当输出电流ISOURCE自负载电路(未示出)流入时，内部电压发生器100使得第二内部电压驱动单元120能够将内部电压(VINT)端子下拉(亦即，放电)。也就是说，内部电压发生器100检测内部电压(VINT)端子的电压电平，且将目标电压维持在恒定电平。

然而，具有上文所描述的配置的内部电压发生器具有以下问题。

如上文所述，第一比较器112及第二比较器122被配置有差动放大器。在此差动放大器中，制造过程中的工艺变化(process variation)可能引起偏移误差。在此情况下，在上拉驱动器114与下拉驱动器124之间可形成直流路径，如图1的箭头P所指示。例如，当在内部电压必须维持在0.65V的情况下第一比较器112及第二比较器122中出现偏移误差时，第一内部电压驱动单元110的输出电压VOUT_UP可变为0.66V，且第二内部电压驱动单元120的输出电压VOUT_DN可变为0.64V。因此，直流路径P可形成为使得电流从第一内部电压驱动单元110的输出电压(VOUT_UP)端子流向第二内部电压驱动单元120的输出电压(VOUT_DN)端子。在此情况下，第一内部电压驱动单元110从电源电压(VDD)端子连续地输出充电电流，以便将内部电压发生器100的输出电压VINT调整为0.66V。另一方面，第二内部电压驱动单元120连续地将放电电流引至接地电压(VSS)端子，以便将内部电压发生器100的输出电压VINT调整为0.64V。因此，内部电压发生器100引起不必要的功率消耗。

为解决这些问题，将第二内部电压驱动单元120的第二参考电压VREF_DN设置为高于第一内部电压驱动单元110的第一参考电压VREF_UP。一般地，将第二参考电压VREF_DN设置为比第一参考电压VREF_UP高大约40mV。