[发明专利]积层式晶片的制造方法与工艺调校方法

说明书

技术领域

本发明涉及一种积层式晶片，特别是涉及一种积层式晶片的制造方法与工艺调校方法。

背景技术

参阅图1，以一般积层式晶片的制造方法为例，主要包含下列步骤：

步骤1：备置一片载板11。

步骤2：该载板11一表面111涂覆一第一导电层12。该第一导电层12是通过叠置在该载板11的一片第一网板21，印刷在该载板11的表面111，且根据该第一网板21预留的穿孔211，分布形成有数个导电区121。

步骤3：该载板11的表面111涂覆一绝缘层13，使该绝缘层13覆盖该第一导电层12。该绝缘层13是通过叠置在该载板11的一片第二网板22，印刷在该载板11的表面111，且根据该第二网板22预留的反白部221，分布形成有数个镂空区131。

步骤4：该绝缘层13上涂覆一第二导电层14，使该第二导电层14通过前述镂空区222与该第一导电层12的导电区121导接。该第二导电层14是通过叠置在该载板11的一片第三网板23，印刷在该绝缘层13上，且根据该第三网板23预留的穿孔231，分布形成有数个导电区141。

由于前述导电区121、141与镂空区131必需相互对应，以维持该第一导电层12、第二导电层14的导接状态，因此，该第一网板21、第三网板23与第二网板22上的穿孔211、231与反白部221必须要能精确对位，才能避免导体有接触不良的情形，有工艺繁琐、对位不准的缺失。且该第二网板22预留的反白部221，会受限于网纱线径与网目数量，及浆料(一般为陶瓷浆料，用于形成绝缘层)的粘稠度，很容易会有浆料填平前述镂空区221的情形，造成导体接触不良，成品的精度因而无法提高。

参阅图1、图2，根据前述，由于该第一网板21、第三网板23与第二网板22的位置会影响印刷的精度，因此，在初次使用时都必须有一校正的程序，主要是在一个基座31的四个相对位置分别形成一透光部311，然后，以光源I照射前述透光部311，使前述透光部311发亮形成基准点，再将形成有数个预印图形321的一片底片32以人工对位的方式贴合在该基座31，使该底片32上的预印图形321与该透光部311重合，待该基座31固定后，叠合并调校前述第一网板21(或第二网板22、或第三网板23)，至前述穿孔211(或反白部221、或穿孔231)与透光的预印图形321重合。

前述校正程序，必须先制作形成有预印图形321的底片32，且在校正该第一网板21前，必须先校正该底片32的位置，而该底片32是以人工方式贴合及校正，容易产生误差，同样有工艺繁琐、精度不良的缺失。

由此可见，上述现有的一种积层式晶片在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种积层式晶片的制造方法与工艺调校方法，使其成本低且使用时可具有全方位调整的功能。

发明内容

本发明的目的是在于提供一种积层式晶片的制造方法与工艺调校方法，使其可以简化工艺，及提升产品精度。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的积层式晶片的制造方法，包含下列步骤：步骤1：备置一载板。步骤2：于该载板一表面涂覆一第一导电层。步骤3：于该载板的表面涂覆一绝缘层，使该绝缘层覆盖该第一导电层。步骤4：以电子束轰击该绝缘层，使该绝缘层形成显露该第一导电层的数个孔洞。步骤5：于该绝缘层一表面涂覆一第二导电层，使该第二导电层透过前述孔洞与该第一导电层导接。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的积层式晶片的制造方法，其中所述的步骤2的第一导电层，是通过叠置在该载板表面的一片第一网板，印刷在该载板的表面，且根据该第一网板预留的穿孔，分布形成有数个导电区。

前述的积层式晶片的制造方法，其中所述的步骤5的第二导电层，是通过叠置在该载板表面的一片第二网板，印刷在该绝缘层的表面，且根据该第二网板预留的穿孔，分布形成有数个导电区。

前述的积层式晶片的制造方法，其中所述的电子束源自于激光。