[发明专利]积层式晶片的制造方法与工艺调校方法无效
| 申请号： | 201010185218.0 | 申请日： | 2010-05-20 |
| 公开（公告）号： | CN102254794A | 公开（公告）日： | 2011-11-23 |
| 发明（设计）人： | 黄其集 | 申请（专利权）人： | 钰铠科技股份有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01G4/00 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 11019 | 代理人： | 寿宁;张华辉 |
| 地址： | 中国台湾台中*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 积层式 晶片 制造 方法 工艺 调校 | ||
1.一种积层式晶片的制造方法，其特征在于其包含下列步骤：
步骤1：备置一片载板；
步骤2：该载板一表面涂覆一第一导电层；
步骤3：该载板的表面涂覆一绝缘层，使该绝缘层覆盖该第一导电层；
步骤4：以电子束轰击该绝缘层，使该绝缘层形成显露该第一导电层的数个孔洞；及
步骤5：该绝缘层一表面涂覆一第二导电层，使该第二导电层透过前述孔洞与该第一导电层导接。
2.根据权利要求1所述的积层式晶片的制造方法，其特征在于，该步骤2的第一导电层，是通过叠置在该载板表面的一片第一网板，印刷在该载板的表面，且根据该第一网板预留的穿孔，分布形成有数个导电区。
3.根据权利要求1所述的积层式晶片的制造方法，其特征在于，该步骤5的第二导电层，是通过叠置在该载板表面的一片第二网板，印刷在该绝缘层的表面，且根据该第二网板预留的穿孔，分布形成有数个导电区。
4.根据权利要求1所述的积层式晶片的制造方法，其特征在于，该电子束源自于激光。
5.一种积层式晶片的工艺调校方法，用于调校一个基座与至少一片网板的相对位置，该网板形成有数个预留的穿孔，该工艺调校方法包含下列步骤：
步骤1：该基座至少二相对位置分别形成一透光部；
步骤2：将透光的一胶片贴合在该基座上；
步骤3：定位该基座；
步骤4：以电子束相对该基座的透光部轰击该胶片，使该胶片形成用于产生光影的数个预印图形；
步骤5：叠合该网板与该基座；及
步骤6：调校该网板，至前述穿孔与透光的预印图形重合。
6.根据权利要求5所述的积层式晶片的工艺调校方法，其特征在于，该电子束源自于激光。
7.根据权利要求5所述的积层式晶片的工艺调校方法，其特征在于，前述透光部分别为一个贯孔。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于钰铠科技股份有限公司，未经钰铠科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010185218.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：去屑止痒洗发膏
- 下一篇：高亲和力T细胞受体及其应用
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
