[发明专利]一种解决资源消耗的数字选频方法

说明书

技术领域

本发明涉及一种通信技术领域中的选频方法，特别是涉及一种解决资源消耗的数字选频方法。

背景技术

在我国现在的通信系统中常用的选频方法基本为模拟选频，模拟选频主要存在有如下问题：一是，使调试工作很难，可生产性差，工程调试不方便；二是，上下行的隔离度难做，容易自激；三是，模拟选频的GSM直放站很难满足欧洲标准；四是，不能做到时隙AGC(对每个时隙进行自动增益调节的一种技术)，使GSM的直放站的覆盖效率大大降低。

目前，已公开的专利号为ZL200920012632.4的专利文件介绍了一种GSM数字多选频直放站及所采用的多信道选频数字信号处理方法，它包括：上行链路、下行链路、第一双工器模块、第二双工器模块及控制单元；所述上行链路包括上行低噪声放大模块、上行第一模拟混频模块、上行模数转换模块、上行数字信道选频模块、上行数模转换模块、上行第二模拟混频模块及上行功放模块；所述下行链路包括下行低噪声放大模块、下行第一模拟混频模块、下行模数转换模块、下行数字信道选频模块、下行数模转换模块、下行第二模拟混频模块及下行功放模块；所述上行模数转换模块、上行数字信道选频模块、上行数模转换模块、下行模数转换模块、下行数字信道选频模块和下行数模转换模块的端口接控制单元的端口。施主天线接收基站下行信号，经第一双工器模块送下行低噪声放大模块放大后，由下行第一模拟混频模块下变频到中频信号，再经下行模数转换模块转换后进入下行数字信道选频模块完成选频功能，选频信号经下行数模转换模块进行转换后，再经下行第二模拟混频模块上变频到射频信号，经下行功放模块放大后通过第二双工器模块送往电缆及分配系统，由重发天线向覆盖区辐射。重发天线接收移动台上行信号，经第二双工器模块将上行信号送上行低噪声放大模块放大后，由上行第一模拟混频模块下变频到模拟中频信号，再经上行模数转换模块转换后进入上行数字信道选频模块完成数字选频功能，选频信号经上行数模转换模块进行转换后，再经上行第二模拟混频模块上变频到射频信号，经上行功放模块放大后通过第一双工器模块送往施主天线，再经施主天线发送到基站，中频的信道选择、滤波需要用软件实现。

在数字选频直放站中，资源消耗和系统延时是两大核心指标。直放站一般要求延时必须小于10us。基于多采样率滤波组技术的数字选频，其延时的大小主要由FIR滤波器的组延时决定。一般来说，采样率降低得越多，同等带外抑制指标下，数字选频所需的资源越少，但是相应的延时也越大。对于直放站的数字选频器，降采样率R主要从两个方面影响资源消耗：首先，用较少的FIR抽头数量即达到同等带外抑制；其次，多个信道共用一组滤波器。而对于确定抽头量的FIR滤波器，其组延时由样点的采样率决定，或者说，由降采样率R决定。在现有的方法中，在确定的降采样率R下，共用一组滤波器的信道数量最多为降采样率R的一半。

发明内容

本发明的目的在于克服现有技术之不足，提供一种解决资源消耗的数字选频方法，是采用基于多时钟域的数字选频方式，使得在确定的降采样率R下，共用一组滤波器的信道数量超过降采样率R，而仅受限于系统所能达到的最高时钟，能够以更低的成本满足直放站的技术指标要求。

本发明解决其技术问题所采用的技术方案是：一种解决资源消耗的数字选频方法，是将FPGA数字选频子模块连接在由下行下变频器、下行ADC、下行DAC、下行上变频器所构成的下行链路和由上行下变频器、上行ADC、上行DAC、上行上变频器所构成的上行链路中，对下行链路和上行链路的AD输出进行数字多选频处理，并将处理结果作为DA输入返回给下行链路和上行链路；

上行链路的上行低噪模块输出信号进入上行下变频器变换为中频信号，中频信号进入上行ADC进行带通欠采样，采样后的数据进入FPGA数字选频子模块进行数字多选频处理，处理后作为DA输入送往上行DAC产生中频信号，中频信号经上行上变频器变换为射频信号后输出；

下行链路的下行低噪模块输出信号进入下行下变频器变换为中频信号，中频信号进入下行ADC进行带通欠采样，采样后的数据进入FPGA数字选频子模块进行数字多选频处理，处理后作为DA输入送往下行DAC产生中频信号，中频信号经下行上变频器变换为射频信号后输出；

FPGA数字选频子模块在内部处理过程中，是按先后顺序，采用三个时钟域对数字信号进行降采样、滤波和升采样的处理：在第一时钟域中，是用混频器、第一积分器组和降采样器对信号进行顺序处理；在第二时钟域中，是用合路器，第一微分器组，FIR滤波器，第二微分器组和分路器对信号进行顺序处理；在第三时钟域中，是用升采样器、第二积分器组和复混频器对信号进行顺序处理。