[发明专利]具有多边形芯片座的半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件与其制法，特别是涉及一种能缩短导脚与芯片的距离的半导体封装件及其制法。 

背景技术

半导体封装件常见的问题在于导线架的四边形芯片座(Die Pad)中，其四个角落对应的导脚因空间的因素而与芯片的距离过大，使得焊线必须拉长而导致成本的增加。再者，较长的焊线在封胶(molding)时易发生焊线偏移(wire sweep)，也就是原本打好的焊线因为封胶的冲速过大而偏离或损坏。 

图1为现有的具有四边形芯片座102的半导体封装件10的示意图。如图所示，芯片座102上设置有芯片101，且沿芯片座102周围设置有导脚(lead)103。芯片101上的接合垫(bonding pad)1011通过焊线104电性连接该导脚。明显地，因为芯片座102的空间关系，导脚103无法向内延伸，使得对应芯片座102四个角落的导脚103与芯片101上接合垫1011的距离较大，因此必须使用较长的焊线104。然而，焊线104长度的增加不但会提高半导体封装件10的制作成本，也容易发生焊线偏移的状况。 

第5,168,368号美国专利公开一种半导体封装件，为了避免发生因焊线长度增加而产生的焊线偏移现象。在此件美国专利中，利用一种具有环状中间区域的导线架，使得焊线可由导脚先连接至该导线架的环状中间区域的接合垫，再由该接合垫连接至芯片上。如此，将现有技术中使用一段较长的焊线改进为使用两段较短的焊线，因此大大减少焊线偏移发生的区域。然而，此种作法会增加焊线的总使用量，因而大幅提高半导体封装件的制作成本，且仍未解决现有半导体封装件因为芯片座的空间关系而使导脚无法向内延伸的问题。 

所以，如何解决上述焊线偏移问题，并降低焊线的使用成本，实 为目前急欲解决的问题。 

发明内容

鉴于以上所述背景技术的缺点，本发明的目的是提供一种具有多边形芯片座的半导体封装件，以降低半导体封装件的制作成本，并减少焊线偏移发生的机率。 

为达到上述目的，本发明提供一种具有多边形芯片座的半导体封装件，包括：多边形芯片座，多个导脚，芯片，以及封装胶体。其中，所述多边形芯片座具有至少五侧边；所述导脚设于该多边形芯片座的周围，且与该多边形芯片座的侧边形成一预定的距离；所述芯片设于该多边形芯片座上，以通过焊线电性连接至该多个导脚；所述封装胶体用以包覆该多边形芯片座、该多个导脚与该芯片。 

在一较佳实施例中，上述的半导体封装件可包括沿着该多边形芯片座的侧边而连续或分段设置的接地环(ground ring)，亦或是包括连接该多边形芯片座或接地环的支撑条(supporting bar)。而该多边形芯片座的至少一侧边与其相邻侧边的夹角为钝角。 

本发明还提供一种半导体封装件的制法，其步骤包括，首先，提供一具有至少五侧边的多边形芯片座，然后，沿该多边形芯片座的周围设置多个导脚，且该多个导脚与该多边形芯片座的侧边形成一预定的距离，最后，将芯片设于该多边形芯片座上，以通过焊线将该芯片的接合垫电性连接该多个导脚。 

本发明又提供一种导线架结构，包括多边型芯片座以及多个导脚，该多边型芯片座具有至少五侧边；该多个导脚设于该多边型芯片座的周围，且与该多边型芯片座的侧边形成一预定的距离。 

由上述说明可知，本发明利用多边形芯片座取代透现有的四边形芯片座，使芯片座周围的导脚可向内延伸，缩短导脚与芯片的距离，因此可使用较现有技术更短的焊线来连接导脚与芯片。由于焊线的使用量减少，故可降低半导体封装件的制造成本。此外，还可减少焊线偏移发生的机率。 

附图说明

图1为现有半导体封装件的构造图； 

图2为本发明具有多边形芯片座的半导体封装件的一具体实施例的构造图； 

图3为图2的具有多边形芯片座的半导体封装件的示意图； 

图4A及图4B为本发明具有多边形芯片座的半导体封装件的其他具体实施例的示意图； 

图5为本发明具有多边形芯片座的半导体封装件的再一具体实施例的示意图。 

主要元件符号说明： 

10半导体封装件 

101、201、301、401、401’、501芯片 

102四边形芯片座 

103、203、303、503导脚 

104、204焊线 

1011接合垫 

20、30、50半导体封装件 

202、302八边形芯片座 

205、305、405、405’接地环