[发明专利]内置式线路测试方法

说明书

本发明的技术领域涉及内置式线路测试(BIT)方法，也称为线路自测试，包括连接到至少一个外围元件的可编程逻辑电路的输入/输出引脚。术语“自测试方法”应该理解成是指该线路可以实现能够检测该线路的故障并且可能确定此线路故障的原因的测试方法。

可以在包括被测线路的设备的生产阶段或者甚至在被测线路的操作阶段(在操作中或是在操作起始)实施这些测试。

用于把逻辑信号施加在第一电路的第一输出引脚和把该逻辑电平记录在连接到该第一输出引脚的第二电路输入引脚的线路测试方法是已知的。把在第二部件的该输入引脚所测量的该逻辑电平与预期电平相比较。如果这些电平不同，则认为该线路是有故障的。然而，这种方法类型是昂贵的，因为它需要重型的测试设备。实际上，把能够产生输出逻辑信号的元件、能够测量该输入逻辑电平的元件以及用于将第一和第二电路的输入和输出引脚同步的元件集成在被测线路中是必要的，以使得将来自输入引脚的响应归入到施加在输出引脚的逻辑信号中。术语“假警报”用来表示当该线路没有故障时却检测到被测线路故障。之前描述的方法存在高的假报警率。实际上由于测试设备的元件之一的故障从而导致检测出线路故障是确实可能的。

本发明的目的是提出廉价的内置式线路测试方法，并且呈现出有限的假报警率。本发明的另一目的是提出一种线路测试方法，该方法能够以良好的性能级别确定所测得故障的原因。而本发明的再一个目的是提供能够实现所发明的方法的线路。

本发明的主题是测试包括可编程逻辑电路的输入/输出引脚的线路的方法，所述线路包括至少一个从该输入/输出引脚延伸到外围元件的独立线，所述输入/输出引脚能够处在逻辑高电平或者处在与该逻辑高电平相反的逻辑低电平，所述方法包括以下步骤：

在初始驱动时刻和最终驱动时刻之间，一个步骤用于驱动该输入/输出引脚，其中驱动电压施加在该输入/输出引脚的接线端，所述方法也包括以下步骤：

-从最终驱动时刻开始，一个步骤用于测量该输入/输出引脚的电平，在该步骤期间不再驱动该引脚并且在该步骤期间在至少一个测量时刻为输入/输出引脚记录下所测得的逻辑电平，

-处在(各自的)测量时刻，将所测得的逻辑电平与理论逻辑电平相比较，在该理论逻辑电平时输入/输出引脚应当处于(各自的)测量时刻而没有任何线路故障，

-当在测量时刻所测得的至少一个逻辑电平与所述测量时刻的理论逻辑电平不同时，线路故障被检测出。

该发明方法也能呈现出同时或分别获得的以下特性中的一种或多种：

-其定义为，当未驱动该输入/输出引脚时：

-当在其接线端的电压大于最小高电平输入电压时其处在逻辑高电平，并且当在其接线端的电压小于最大低电平输入电压时其处在逻辑低电平，

-当其处在稳定工作状态时，也就是说当固定电压施加在其接线端时，其处于数值大小取决于该固定电压值的第一逻辑电平，并且在该测试方法的驱动阶段期间所施加的该驱动电压的数值被选择，以使得该引脚被置于与第一逻辑电平相对的第二逻辑电平，在该测量阶段，该线路形成RC电路以使得该输入/输出引脚的接线端的理论电压以理论无驱动时间常数而从该驱动电压转变为该固定电压，在该引脚的理论电压没有处在最大低电平输入电压和最小高电平输入电压之间的至少一个测量时刻，该输入/输出引脚的测得逻辑电平被记录，

-该RC电路的理论无驱动时间常数等于该RC电路的理论电阻和理论电容的乘积，

-该RC电路的理论电阻和理论电容在没有驱动和线路故障时分别等于该线路的电阻和电容或者分别等于这些数值的近似值，

-在该理论逻辑电平为第二逻辑电平的至少一个测量时刻和在该理论逻辑电平等于第一理论逻辑电平的至少一个测量时刻，该测得逻辑电平被记录，

-在该理论逻辑电平为第二逻辑电平的至少两个测量时刻和在该理论逻辑电平等于第一理论逻辑电平的至少两个测量时刻，该测得逻辑电平被记录，

-当检测出故障时，也包括用于根据在各自测量时刻的测得逻辑电平和理论逻辑电平而确定故障原因的一个步骤，

-该引脚的逻辑电平在该理论逻辑电平为第二逻辑电平的第一时刻以及接着的第二时刻，然后在该理论逻辑电平为第一理论逻辑电平的第三时刻和第四时刻被记录，并且，相对于该理论逻辑电平，如果测得的逻辑电平延迟或者相应地提前从该第二逻辑电平转变为第一逻辑电平，那么故障的原因归因于该线路的第二实际时间常数大于或者相应地小于该线路的理论时间常数的事实，